[发明专利]集成电路的数据处理引擎拼片架构

权利要求书

1.一种用于集成电路(IC)中的数据处理引擎(DPE)阵列的DPE，包括：

核；

存储器，包括数据存储器和程序存储器，所述程序存储器耦合到所述核，所述数据存储器耦合到所述核并且包括与所述DPE外部的相应至少一个附加核的至少一个连接；

支持电路系统，包括各自耦合到所述数据存储器的硬件同步电路系统和直接存储器访问(DMA)电路系统；

流互连，耦合到所述DMA电路系统和所述核；以及

存储器映射互连，耦合到所述核、所述存储器和所述支持电路系统。

2.根据权利要求1所述的DPE，其中所述支持电路系统还包括调试电路系统，所述调试电路系统耦合到所述核和所述存储器。

3.根据权利要求1所述的DPE，其中所述数据存储器包括一个或多个随机存取存储器(RAM)组以及仲裁逻辑，所述仲裁逻辑被配置为仲裁对所述一个或多个RAM组的访问。

4.根据权利要求3所述的DPE，其中所述硬件同步电路系统被配置为：

锁定所述核、所述DPE阵列中另一DPE中的核以及所述DMA电路系统对所述一个或多个RAM组的访问；或

在所述核与所述DPE阵列中至少一个其他DPE中的至少一个其他核之间提供同步。

5.根据权利要求1所述的DPE，还包括多个寄存器，所述多个寄存器耦合到所述存储器映射互连。

6.根据权利要求1所述的DPE，其中所述流互连包括流开关，所述流开关具有与所述DPE阵列中的至少一个附加DPE的至少一个连接。

7.根据权利要求6所述的DPE，其中所述流开关包括与所述核的连接。

8.根据权利要求1所述的DPE，其中所述流互连包括多个流开关，每个流开关具有在不同方向上与所述DPE阵列中的不同DPE的至少一个连接。

9.根据权利要求1所述的DPE，其中所述存储器映射互连包括存储器映射开关，所述存储器映射开关具有与所述DPE阵列中的至少一个附加DPE的至少一个连接。

10.根据权利要求1所述的DPE，其中所述核包括到设置在所述DPE阵列中的另一DPE中的另一核的级联接口；或多个寄存器，所述多个寄存器耦合到所述存储器映射互连。

11.根据权利要求1所述的DPE，其中所述核包括超长指令字(VLIW)处理器、单指令多数据(SIMD)处理器、或VLIW SIMD处理器。

12.根据权利要求1所述的DPE，其中所述程序存储器设置在所述核中，并且还包括具有所述数据存储器和所述支持电路系统的存储器模块，所述存储器模块包括至少一个接口，所述至少一个接口被配置为由所述DPE阵列中的至少一个附加DPE共享。

13.根据权利要求12所述的DPE，其中所述DMA电路系统包括第一DMA电路，所述第一DMA电路具有耦合到所述流互连的输出以及耦合到所述数据存储器的输入；以及第二DMA电路，具有耦合到所述流互连的输入以及耦合到所述数据存储器的输出。

14.一种集成电路，包括：

数据处理引擎(DPE)阵列，具有多个DPE，所述多个DPE中的每个DPE包括：

核；

存储器，包括数据存储器和程序存储器，所述程序存储器耦合到所述核，所述数据存储器耦合到所述核并且包括与所述DPE外部的相应至少一个附加核的至少一个连接；

支持电路系统，包括各自耦合到所述数据存储器的硬件同步电路系统和直接存储器访问(DMA)电路系统；

流互连，耦合到所述DMA电路系统和所述核；以及

存储器映射互连，耦合到所述核、所述存储器和所述支持电路系统。

15.根据权利要求14所述的IC，其中所述程序存储器设置在所述核中，并且还包括具有所述数据存储器和所述支持电路系统的存储器模块，所述存储器模块包括至少一个接口，所述至少一个接口被配置为由所述DPE阵列中的至少一个附加DPE共享。