[发明专利]具有包括多端口存储器的向量寄存器文件的矩阵向量乘法器

权利要求书

1.一种处理器，包括：

向量寄存器文件，其包括多端口存储器；以及

多个瓦片，其被配置为对数据元素的N乘N矩阵和数据元素的N乘1向量进行处理，其中N是等于或大于8的整数，并且其中所述多个瓦片中的每个瓦片被配置为对N个数据元素进行处理，并且其中所述向量寄存器文件被配置为：

响应于写入指令，在单个时钟周期期间，将N个数据元素存储在所述多端口存储器中，并且在P个时钟周期中的每个时钟周期期间，向所述多端口存储器的P个输入接口电路中的每个输入接口电路提供N个数据元素，其中P是等于N除以L的整数，其中L是等于或大于2的整数，并且其中所述P个输入接口电路中的每个输入接口电路包括输入通道，所述输入通道被配置为并行承载L个数据元素，并且其中在所述P个时钟周期中的每个时钟周期期间，所述多端口存储器被配置为经由所述P个输入接口电路中所选择的至少一个输入接口电路来接收N个数据元素；以及

响应于读取指令，在单个时钟周期期间，从所述多端口存储器取回N个数据元素，并且在Q个时钟周期中的每个时钟周期期间，从所述多端口存储器的Q个输出接口电路中的每个输出接口电路提供L个数据元素，其中Q是等于N除以L的整数，并且其中所述Q个输出接口电路中的每个输出接口电路包括输出通道，所述输出通道被配置为并行承载L个数据元素，并且其中在所述Q个时钟周期中的每个时钟周期期间，所述多端口存储器被配置为向所述Q个输出接口电路中所选择的至少一个输出接口电路提供N个数据元素。

2.根据权利要求1所述的处理器，其中所述多端口存储器是双端口存储器，并且其中所述双端口存储器包括单个读取端口和单个写入端口。

3.根据权利要求1所述的处理器，其中所述读取指令与所述写入指令基本同时被处理。

4.根据权利要求1所述的处理器，其中所述P个输入接口电路中的每个输入接口电路包括输入缓冲器，所述输入缓冲器被配置为存储N乘1向量。

5.根据权利要求1所述的处理器，其中所述Q个输出接口电路中的每个输出接口电路包括输出缓冲器，所述输出缓冲器被配置为存储N乘1向量。

6.根据权利要求4所述的处理器，其中所述P个输入接口电路中的每个输入接口电路包括至少一个移位寄存器，所述至少一个移位寄存器被耦合以从所述输入缓冲器接收所述N乘1向量。

7.根据权利要求5所述的处理器，其中所述Q个输出接口电路中的每个输出接口电路包括至少一个移位寄存器，所述至少一个移位寄存器被耦合以向所述输出缓冲器提供所述N乘1向量。

8.一种系统中的方法，所述系统包括多个瓦片和向量寄存器文件，所述向量寄存器文件包括双端口存储器，其中所述多个瓦片中的每个瓦片被配置为对数据元素的N乘N矩阵和数据元素的N乘1向量进行处理，其中N是等于或大于8的整数，并且其中所述多个瓦片中的每个瓦片均被配置为对N个数据元素进行处理，所述方法包括：

响应于写入指令，在单个时钟周期期间，将N个数据元素存储在所述双端口存储器中，并且在P个时钟周期中的每个时钟周期期间，向所述双端口存储器的P个输入接口电路中的每个输入接口电路提供N个数据元素，其中P是等于N除以L的整数，其中L是等于或大于2的整数，并且其中所述P个输入接口电路中的每个输入接口电路包括输入通道，所述输入通道被配置为并行承载L个数据元素，并且其中在所述P个时钟周期中的每个时钟周期期间，所述双端口存储器被配置为经由所述P个输入接口电路中所选择的一个输入接口电路来接收N个数据元素；以及

响应于读取指令，在单个时钟周期期间，从所述双端口存储器取回N个数据元素，并且在Q个时钟周期中的每个时钟周期期间，从所述双端口存储器的Q个输出接口电路中的每个输出接口电路提供L个数据元素，其中Q是等于N除以L的整数，并且其中所述Q个输出接口电路中的每个输出接口电路包括输出通道，所述输出通道被配置为并行承载L个数据元素，并且其中在所述Q个时钟周期中的每个时钟周期期间，所述双端口存储器被配置为向所述Q个输出接口电路中所选择的一个输出接口电路提供N个数据元素。