[发明专利]用于被通信链路分开的时钟的时间同步在审
申请号: | 201980028957.8 | 申请日: | 2019-03-07 |
公开(公告)号: | CN112041829A | 公开(公告)日: | 2020-12-04 |
发明(设计)人: | Y·本亚米尼;A·吉尔;S·Y·伊弗兰奇 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | G06F13/42 | 分类号: | G06F13/42 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 张扬 |
地址: | 美国加*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 通信 分开 时钟 时间 同步 | ||
1.一种跨通信链路来对时钟进行同步的方法,包括:
通过基于有线的通信链路从主设备向从设备发送同步命令,其中,所述同步命令包括分组前缀,并且所述分组前缀包含主时钟时间戳。
2.根据权利要求1所述的方法,其中,发送所述同步命令包括:通过外围组件互连(PCI)快速(PCIE)链路发送所述同步命令。
3.根据权利要求2所述的方法,其中,发送所述同步命令包括:将传输层协议(TLP)前缀附加到TLP帧前面。
4.根据权利要求1所述的方法,还包括:从所述从设备接收延迟命令。
5.根据权利要求4所述的方法,还包括:响应于接收到所述延迟命令,向所述从设备发送第二延迟命令。
6.根据权利要求5所述的方法,其中,向所述从设备发送所述第二延迟命令包括:将前缀附加到分组前面。
7.根据权利要求6所述的方法,其中,所述分组包括零写命令分组。
8.根据权利要求6所述的方法,其中,将所述前缀附加到所述分组前面包括:将TLP前缀附加到TLP分组前面。
9.根据权利要求5所述的方法,其中,发送所述第二延迟命令包括:将第二主时钟时间戳与所述第二延迟命令一起发送给所述从设备。
10.一种主设备,包括:
被配置为耦合到基于有线的通信链路的链路接口;
主时钟;以及
操作地耦合到所述链路接口和所述主时钟的控制系统,所述控制系统被配置为:
通过所述基于有线的通信链路向从设备发送同步命令,其中,所述同步命令包括分组前缀,并且所述分组前缀包含主时钟时间戳。
11.根据权利要求10所述的主设备,其中,所述链路接口包括外围组件互连(PCI)快速(PCIE)链路接口。
12.根据权利要求11所述的主设备,其中,所述同步命令包括附加到传输层协议(TLP)帧的TLP前缀。
13.根据权利要求10所述的主设备,其中,所述控制系统还被配置为:从所述从设备接收延迟命令。
14.根据权利要求10所述的主设备,其中,所述控制系统还被配置为:在所述基于有线的通信链路上从桥接收校正命令。
15.根据权利要求14所述的主设备,其中,所述控制系统被配置为:发送包括所述校正命令的响应。
16.一种从设备,包括:
被配置为耦合到基于有线的通信链路的链路接口;
从时钟;以及
操作地耦合到所述链路接口和所述从时钟的控制系统,所述控制系统被配置为:
通过所述基于有线的通信链路从主设备接收同步命令,其中,所述同步命令包括分组前缀,并且所述分组前缀包含主时钟时间戳。
17.根据权利要求16所述的从设备,其中,所述控制系统还被配置为:基于所述主时钟时间戳来更新所述从时钟。
18.根据权利要求16所述的从设备,其中,所述链路接口包括外围组件互连(PCI)快速(PCIE)链路接口。
19.根据权利要求16所述的从设备,其中,所述控制系统还被配置为:通过所述基于有线的通信链路向所述主设备发送延迟命令。
20.根据权利要求19所述的从设备,其中,所述延迟命令包括附加到发送给所述主设备的分组前面的前缀。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201980028957.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:烧结材料以及烧结材料的制造方法
- 下一篇:用于容纳电缆束的装置