[发明专利]具有多线程自调度处理器的系统中的非缓存加载和存储

权利要求书

1.一种处理器，其能够耦合到具有存储器电路的系统中的互连网络，包括：

核心控制电路，其包括：

线程控制存储器，其包括多个寄存器，所述多个寄存器包括存储多个线程标识符的线程标识符池寄存器、存储接收到的程序计数的程序计数寄存器、数据缓存和存储接收到的变量参数的通用寄存器；

执行队列，其耦合到所述线程控制存储器；以及

控制逻辑和线程选择电路，其耦合到所述执行队列，所述控制逻辑和线程选择电路用于将可用线程标识符指配到执行线程，自动将所述线程标识符放置在所述执行队列中，以及周期性地选择所述线程标识符以供执行；

以及

处理器核心，其耦合到所述核心控制电路，所述处理器核心用于使用存储在所述数据缓存或通用寄存器中的数据执行所述选定线程标识符的所述执行线程的所述指令，所述处理器核心进一步用于执行非缓存读取或加载指令以指定所述通用寄存器存储从所述存储器电路接收到的数据。

2.根据权利要求1所述的处理器，其中所述处理器核心用于执行非缓存写入或存储指令以指定所述通用寄存器中的数据存储在所述存储器电路中。

3.根据权利要求1所述的处理器，其中所述处理器核心用于执行概率性数据缓存，以便当从所述存储器电路接收到的数据的预期存取频率大于预定水平时指定所述数据缓存而非所述通用寄存器存储所述数据。

4.根据权利要求1所述的处理器，其中所述核心控制电路进一步包括：

互连网络接口，其能够耦合到互连网络以接收工作描述符数据包，所述互连网络接口用于将所述接收到的工作描述符数据包解码成具有初始程序计数和任何接收到的变量参数的执行线程。

5.根据权利要求4所述的处理器，其中所述互连网络接口进一步用于响应于所述处理器核心执行返回指令而生成返回工作描述符包。

6.根据权利要求4所述的处理器，其中所述控制逻辑和线程选择电路进一步用于响应于所述接收到的工作描述符数据包或响应于接收到的事件数据包而自动调度所述多个指令中的对应于所述初始程序计数的指令以供所述处理器核心执行。

7.根据权利要求6所述的处理器，其中所述互连网络接口进一步用于接收事件数据包，并且用于将所述接收到的事件数据包解码成事件标识符和任何接收到的变量参数。

8.根据权利要求2所述的处理器，其中所述互连网络接口进一步用于生成和接收点到点事件数据消息和广播事件数据消息。

9.根据权利要求1所述的处理器，其中所述处理器核心用于执行纤程创建指令，并且其中所述核心控制电路进一步用于生成到另一处理器或混合线程组构电路的一或多个工作描述符数据包以用于执行对应的多个执行线程。

10.根据权利要求9所述的处理器，其中所述控制逻辑和线程选择电路进一步用于在线程控制存储器中保留预定量的存储器空间以存储返回变量参数。

11.根据权利要求1所述的处理器，其中所述控制逻辑和线程选择电路进一步用于确定对应于接收到的事件数据包的事件编号，并且用于使用存储在事件掩码寄存器中的事件掩码以对接收到的事件数据包作出响应。

12.根据权利要求1所述的处理器，其中所述核心控制电路进一步包括：

互连网络接口；

网络响应存储器；

指令缓存，其耦合到所述控制逻辑和线程选择电路；以及

命令队列。