[发明专利]具有嵌入式地址分辨协议电路系统的功率管理集成电路

说明书

公开一种具有嵌入式地址分辨协议功能性的功率管理集成电路。在一个实施例中，公开一种装置，其包括：数据存储装置；以及地址分辨协议ARP状态机，其以通信方式耦合到所述数据存储装置且包含在功率管理集成电路PMIC内，所述ARP状态机配置成向所述数据存储装置分配地址并验证通过总线接收到的对存储在所述数据存储装置中的数据的请求。

相关申请

本申请要求在2018年5月25日提交且标题为“具有嵌入式地址分辨协议电路系统的功率管理集成电路(POWER MANAGEMENT INTEGRATED CIRCUIT WITH EMBEDDED ADDRESSRESOLUTION PROTOCOL CIRCUITRY)”的第15/990,497号美国专利申请的提交日的权益，所述申请的全部公开内容由此以引用的方式并入本文中。

技术领域

本文中所公开的至少一些实施例总体上涉及功率管理集成电路(PMIC)，更具体地说，不限于具有嵌入式地址分辨协议(ARP)电路系统的PMIC。

背景技术

存储器系统可为存储系统，例如固态驱动器(SSD)，并且可包含存储数据的一或多个存储器组件。例如，存储器系统可包含例如非易失性存储器装置和易失性存储器装置的存储器装置。一般来说，主机系统可利用存储器系统将数据存储在存储器系统的存储器装置处并且检索存储在存储器系统处的数据。

存储器系统可包含用于管理其中配置PMIC的存储器系统的功率要求的PMIC。PMIC通常包含电子功率转换电路系统和相关的功率控制功能。PMIC另外实现了对PMIC的功能性的可编程控制。例如，PMIC可重新配置成改变上电时序(power sequence)、输出电压和PMIC的各种其它功能。

某些专用硬件包含在PMIC封装内，以支持访问关于PMIC的数据和/或关于由PMIC调节的装置的数据，例如重要产品数据(VPD)。现有的用于提供对VPD等数据的访问的技术涉及使用专用微控制器或包含在存储器控制器中的功能性来执行对数据请求的认证和分辨。包含额外的硬件以提供对数据的访问增加了复杂性并降低了访问数据的安全性。另外，用于管理数据的额外组件需要位于存储装置的始终打开的域中，因此在睡眠状态下需要额外的电源。

附图说明

在附图的图中通过实例而非限制的方式示出了实施例，在附图中，相似的参考标号指示类似的元件。

图1是根据本公开的一些实施例的存储装置的框图。

图2A是根据本公开的一些实施例的示出用于在存储装置中实施地址分辨协议(ARP)功能性的方法的流程图。

图2B是根据本公开的一些实施例的示出用于验证来自外部装置的数据请求的方法的流程图。

图3示出根据本公开的一些实施方案的包含存储器系统的实例计算环境。

具体实施方式

本公开的方面涉及存储器系统中的功率管理集成电路(PMIC)。存储器系统的实例是存储系统，例如固态驱动器(SSD)。在一些实施方案中，存储器系统是混合存储器/存储装置系统。大体来说，主机系统可利用包含一或多个存储器装置的存储器系统。存储器装置可包含媒体。媒体可以是非易失性存储器装置，例如NAND快闪装置。主机系统可提供将数据存储在存储器系统的存储器装置处的写入请求，并且可提供检索存储在存储器系统处的数据的读取请求。存储器系统可包含管理存储器装置以执行操作的控制器，所述操作例如读取数据、写入数据或擦除数据和其它这类操作。在本文档中，存储系统(下文还称为存储装置)用作存储器系统的一个实例。

图1是根据本公开的一些实施例的存储装置的框图。