[发明专利]内存处理单元

权利要求书

1.一种用于执行乘积累加(MAC)运算并计算向量矩阵乘法的内存内计算系统，包括：

以列和行布置的电阻式存储器件阵列，使得所述阵列的每一行中的电阻式存储器件通过各自的字线互连，所述阵列的每一列中的电阻式存储器件通过各自的位线互连，所述电阻式存储器件阵列中的每个电阻式存储器件具有关联的阈值电压，并配置为在其中存储数据值作为电阻值；以及

接口电路，其电耦合到所述电阻式存储器件阵列的每个位线，并且与所述电阻式存储器件阵列协同操作，以计算施加到字线集的输入与存储在所述电阻式存储器件阵列中的数据值之间的向量矩阵乘法，其中所述接口电路针对每个位线：

响应于所述输入被施加到给定字线而接收输出；

将所述输出与阈值进行比较；以及

当所述输出超过所述阈值时，递增为每个位线维持的计数，使得给定位线的所述计数表示在由所述给定位线和所述给定字线互连的所述电阻式存储器件的所述输入和电导之间执行的所述MAC运算。

2.根据权利要求1所述的内存内计算系统，其中施加到所述给定字线的所述输入是作为脉冲施加到所述给定字线的电压，并且其中每个位线的所述输出是电流值。

3.根据权利要求2所述的内存内计算系统，其中所述输入是一系列脉冲，并且其中所述一系列脉冲的总和表示非二进制值。

4.根据权利要求1所述的内存内计算系统，其中所述输入被顺序地施加到每个字线。

5.根据权利要求1所述的内存内计算系统，还包括电耦合到每个字线的解码器，其中所述解码器被配置为将所述输入施加到每个字线。

6.根据权利要求1所述的内存内计算系统，还包括多个比较器，其中所述多个比较器中的每个比较器电耦合至相应的位线，并且其中各自的比较器从所述相应的位线接收所述输出，并将所述输出和与所述各自的比较器相关联的阈值进行比较。

7.根据权利要求6所述的内存内计算系统，还包括多个计数器，其中所述多个计数器中的每个计数器电耦合至相应的比较器，并且响应于所述输出超过与所述各自的比较器相关联的所述阈值，而递增各自的计数器的计数。

8.根据权利要求1所述的内存内计算系统，其中所述电阻式存储器件阵列中的每个器件存储电阻值和电导值中的至少一个，并且其中所述电阻值和所述电导值中的至少一个是在所述电阻式存储器件阵列的列中表示的潜在特征的元素。

9.根据权利要求1所述的内存内计算系统，其中多个电阻式存储器件将多位值存储在所述电阻式存储器件阵列中的已标识位线中。

10.根据权利要求1所述的内存内计算系统，其中多个电阻式存储器件将多位值存储在所述电阻式存储器件阵列中的已标识字线中。

11.根据权利要求1所述的内存内计算系统，其中多个电阻式存储器件阵列存储多位值。

12.根据权利要求1所述的内存内计算系统，其中所述接口电路采用模数转换器实现。