[发明专利]多输入浮点加法器

权利要求书

1.一种被配置为将多个输入相加的电路，所述电路包括：

多个无符号加法器，每个无符号加法器被配置为使用从所述多个输入中导出的输入的相应集合来执行相应加法运算；

多个输入选择器，每个无符号加法器与相应输入选择器相关联，所述相应输入选择器被配置为：

接收从所述多个输入导出的输入的第一集合；

从所述输入的第一集合中选择至少两个输入，所述至少两个输入基于所述输入的第一集合中的输入的符号比特而被选择以使得所选择的至少两个输入具有相同的符号；

将所述输入的第一集合提供给相关联的无符号加法器，以生成所选择的至少两个输入的第一总和；以及

归一化加法器，被配置为：

基于使用所述多个无符号加法器生成的一个或多个总和生成最终总和，每个无符号加法器对具有相同的符号的至少两个输入进行求和，其中，所述最终总和对应于所述多个输入的总和。

2.根据权利要求1所述的电路，其中，所述归一化加法器还被配置为：

接收与由所述多个无符号加法器中的一个或多个无符号加法器执行的加法运算的结果有关的输入；以及

使用与所述一个或多个无符号加法器的所述加法运算的所述结果有关的输入来生成所述归一化输出。

3.根据权利要求1或2所述的电路，其中，所述多个输入选择器中的第二输入选择器被配置为：

接收包括从所述多个输入导出的两个或多个剩余输入的输入的第二集合，其中，所述两个或多个剩余输入不在根据其生成所述第一总和的所述输入的第一集合的所述至少两个输入当中；

从所述输入的第二集合中选择至少两个输入，所述至少两个输入基于所述输入的第二集合中的输入的符号比特而被选择以使得从所述输入的第二集合中选择的所述至少两个输入具有相同的符号；以及

将所述输入的第二集合提供给相关联的第二无符号加法器，以生成从所述输入的第二集合中选择的所述至少两个输入的第二总和。

4.根据前述权利要求中的任一项所述的电路，其中，所述相应输入选择器还被配置为：

选择要被提供给另一无符号加法器的剩余输入；以及

将所选择的剩余输入路由到其他的无符号加法器，其中，所选择的剩余输入(i)不在被求和以生成所述第一总和的所述至少两个输入当中，并且(ii)不在被求和以生成所述第二总和的所述至少两个输入当中。

5.根据前述权利要求中的任一项所述的电路，其中，所述多个输入的总和是表示将所述多个输入中的每个输入相加的总和的归一化的结果，而与所述多个输入中的每个输入的符号无关。

6.根据前述权利要求中的任一项所述的电路，其中，所述多个输入中的每个输入是浮点数，并且每个输入的符号比特指示所述输入的符号，并且将所述浮点数的值识别为大于零或小于零。

7.根据权利要求6所述的电路，其中，所述相应输入选择器还被配置为：

基于输入的符号比特，确定所述输入具有大于零还是小于零的数值；以及

选择两个或多个输入，所述两个或多个输入各自具有大于零的数值，或各自具有小于零的数值。

8.根据权利要求7所述的电路，其中，所述相应输入选择器还被配置为：

与所述相关联的无符号加法器的第一输入端口进行通信；

与所述相关联的无符号加法器的第二输入端口进行通信；

使用所述相关联的无符号加法器的所述第一输入端口，将所选择的两个或多个输入中的第一输入提供给所述相关联的无符号加法器；以及

使用所述相关联的无符号加法器的所述第二输入端口，将所选择的两个或多个输入中的第二输入提供给所述相关联的无符号加法器。

9.根据权利要求8所述的电路，其中，所述相应输入选择器还被配置为：

与所述相关联的无符号加法器的旁路端口进行通信；以及

使用所述相关联的无符号加法器的所述旁路端口，路由未包括在所选择的两个或多个输入中的剩余输入。