[发明专利]处理数据的方法和设备

说明书

一种处理数据的方法和设备，该方法包括：接收第一设备发送的至少一个请求信号(S110)，所述至少一个请求信号中的任意一个请求信号所请求处理的数据处理任务最多为M个；将所述至少一个请求信号中的第n个请求信号所请求的第m个数据处理任务的地址信息存储在N行M列的地址寄存器阵列中的第n行第m列的地址寄存器中，N大于或者等于所述至少一个请求信号的个数；根据所述至少一个请求信号中每个数据处理任务的地址信息，选择所述至少一个请求信号中地址信息不冲突的多个数据处理任务进行同时处理(S120)。因此，本处理数据的方法和设备能够在片上多bank构成的存储设备中读写任务发生bank冲突的情况下，减少处理时延。

版权申明

本专利文件披露的内容包含受版权保护的材料。该版权为版权所有人所有。版权所有人不反对任何人复制专利与商标局的官方记录和档案中所存在的该专利文件或者该专利披露。

技术领域

本申请涉及数据处理领域，尤其涉及一种处理数据的方法和设备。

背景技术

现如今，单指令多数据流(Single Instruction Multiple Data，SIMD)、超长指令字(Very Long Instruction Word，VLIW)和存储器(Memory)交织结构等技术被广泛应用于各种处理器，以提高处理器的处理效率。交织的memory结构由多个块(bank)拼成，在充分利用SIMD结构和VLIW结构的情况下，常常会出现某个时钟周期(cycle)访问同一个memorybank的情况，从而造成memory bank冲突(conflict)。

发明内容

本申请提供了一种处理数据的方法和设备，能够在片上多bank构成的存储设备中读写任务发生bank冲突的情况下，减少处理时延。

第一方面，提供了一种处理数据的方法，包括：接收第一设备发送的至少一个请求信号，所述至少一个请求信号中的任意一个请求信号所请求处理的数据处理任务最多为M个，其中M大于等于1；将所述至少一个请求信号请求的数据处理任务的地址信息储存在地址寄存器阵列中，其中，所述地址寄存器阵列包括N行M列的地址寄存器，所述至少一个请求信号中的第n个请求信号所请求的第m个数据处理任务的地址信息存储在所述地址寄存器阵列中的第n行第m列的地址寄存器中，其中，n为大于等于1且小于等于N的正整数，m为大于等于1且小于等于M的正整数，N大于或者等于所述至少一个请求信号的个数；根据所述至少一个请求信号中每个数据处理任务的地址信息，选择所述至少一个请求信号中地址信息不冲突的多个数据处理任务；同时处理所述多个数据处理任务。

第二方面，提供了一种处理数据的方法，包括：若第二设备中未完成的请求信号的个数小于预设值，向所述第二设备发送至少一个请求信号，所述至少一个请求信号的个数与所述未完成的请求信号的个数之和小于或者等于所述预设值，每个请求信号用于请求第二设备处理至少一个数据处理任务；接收所述第二设备发送的第一完成信号，所述第一完成信号用于指示第一请求信号中包括的数据处理任务全部完成，所述第一请求信号为所述至少一个请求信号与所述未完成的请求信号中的任意一个请求信号。

基于本申请的上述方案，接收端设备可以同时接收多个请求信号，该接收端设备可以为存储设备，该存储设备在该多个请求信号中选择地址信息不冲突的数据处理任务进行同时处理，而地址冲突的处理任务按照接收顺序进行处理，从而能够处理在片上多bank构成的存储设备中读写时发生的bank冲突，并且与传统机制相比，减少了由于bank冲突引起的延迟(latency)，从而提高了并行访存处理效率。

第三方面，提供了一种用于处理数据的第二设备，用于执行上述第一方面或第一方面的任意可能的实现方式中的方法。具体地，该第二设备包括用于执行上述第一方面或第一方面的任意可能的实现方式中的方法的单元。