[发明专利]执行PHY级硬件时间戳和时间同步的装置、方法和微控制器

权利要求书

1.一种用于时间同步的装置，包括：

分组匹配电路，所述分组匹配电路被配置为将接收的分组的内容与所述装置匹配，并且通过匹配接收的分组的帧图案来识别同步分组是否已被接收；

硬件定时器电路，所述硬件定时器电路被配置为：

基于来自所述分组匹配电路的同步分组已被匹配的信号来提供同步时间戳；以及

基于来自所述分组匹配电路的在接收到所述同步分组之后后续分组已被匹配的信号来提供后续时间戳；和

处理器，所述处理器被配置为基于所述同步时间戳和所述后续时间戳来调整时钟基础以确定同步时钟基础。

2.根据权利要求1所述的装置，其中所述硬件定时器电路与所述分组匹配电路分开。

3.根据权利要求1-2中任一项所述的装置，其中所述硬件定时器电路能够通过包括所述处理器的微控制器上的一个或多个通用输入-输出引脚来访问。

4.根据权利要求1所述的装置，其中所述分组匹配电路是PHY。

5.根据权利要求4所述的装置，其中所述硬件定时器电路被配置为使用所述处理器上运行的软件可用的时钟以所述PHY级创建所述同步时间戳和所述后续时间戳。

6.根据权利要求1所述的装置，其中：

所述装置还包括输入端口和事件定时器，所述事件定时器被配置为在通过所述输入端口接收到外部事件信号时提供时钟计数；并且

所述处理器被进一步配置为基于所述同步时钟基础调整所述外部事件信号的所述时钟计数，所述同步时钟基础通过基于所述同步时间戳和所述后续时间戳调整所述时钟基础来创建。

7.根据权利要求1所述的装置，其中：

所述同步分组被配置为包括发送方时间戳；

所述后续分组被配置为包括调整时间戳；并且

所述处理器被进一步配置为基于将所述调整时间戳应用于所述发送方时间戳来调整所述时钟基础以确定所述同步时钟基础。

8.一种微控制器，包括根据权利要求1-7所述的装置中的任一者。

9.一种用于时间同步的方法，包括：

利用任何分组匹配电路，将接收的分组的内容与所述分组匹配电路匹配，并且通过匹配接收的分组的帧图案来识别同步分组是否已被接收；

利用硬件定时器电路：

基于来自所述分组匹配电路的同步分组已被匹配的信号来提供同步时间戳；以及

基于来自所述分组匹配电路的在接收到所述同步分组之后后续分组已被匹配的信号来提供后续时间戳；以及

利用处理器，基于所述同步时间戳和所述后续时间戳来调整时钟基础以确定同步时钟基础。

10.根据权利要求9所述的方法，还包括通过包括所述处理器的微控制器上的一个或多个通用输入-输出引脚来访问所述硬件定时器电路。

11.根据权利要求9-10中任一项所述的方法，其中所述硬件定时器电路与所述分组匹配电路分开操作。

12.根据权利要求9所述的方法，其中所述分组匹配电路是PHY。

13.根据权利要求12所述的方法，还包括利用所述硬件定时器电路，使用所述处理器上运行的软件可用的时钟以所述PHY级创建所述同步时间戳和所述后续时间戳。

14.根据权利要求9所述的方法，还包括：

利用输入端口和事件定时器，在通过所述输入端口接收到外部事件信号时提供时钟计数；以及

利用所述处理器，基于所述同步时钟基础调整所述外部事件信号的所述时钟计数，所述同步时钟基础通过基于所述同步时间戳和所述后续时间戳调整所述时钟基础来创建。

15.根据权利要求9所述的方法，其中：

所述同步分组包括发送方时间戳；

所述后续分组包括调整时间戳；并且

所述方法还包括利用处理器，基于将所述调整时间戳应用于所述发送方时间戳来调整所述时钟基础以确定所述同步时钟基础。