[发明专利]半导体器件以及电子装置有效
| 申请号： | 201980041794.7 | 申请日： | 2019-06-26 |
| 公开（公告）号： | CN112352319B | 公开（公告）日： | 2023-10-10 |
| 发明（设计）人： | 甲谷真吾 | 申请（专利权）人： | 京瓷株式会社 |
| 主分类号： | H01L29/872 | 分类号： | H01L29/872;H01L29/06;H01L29/47 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 王晖 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 以及 电子 装置 | ||
1.一种半导体器件，具备：
第1层，具有包含第1导电型的杂质的第1半导体；
第2层，与所述第1层相接，具有包含比所述第1半导体低浓度的第1导电型的杂质的第2半导体；
第1电极，相接于所述第1层的与所述第2层相反的一侧的第1面；和
第2电极，相接于所述第2层的与所述第1层相反的一侧的第2面，
所述第2层还具有：
第1沟槽，在内部具有与所述第2电极连接的第3电极；和
第2沟槽，位于比所述第1沟槽更靠近所述第2层的外周部的位置，在内部具有与所述第2电极连接的第4电极，
与所述第1沟槽和所述第2沟槽之间的所述第2面相接的所述第2电极的整个外周端相接于所述第4电极。
2.根据权利要求1所述的半导体器件，其中，
所述第1导电型是P型。
3.根据权利要求1所述的半导体器件，其中，
所述第1导电型是N型。
4.根据权利要求1至3的任意一项所述的半导体器件，其中，
所述第1沟槽的深度与所述第2沟槽的深度之差低于所述第1沟槽的深度的10％。
5.根据权利要求4所述的半导体器件，其中，
所述第2层的厚度Epit与所述第1沟槽或者所述第2沟槽的深度TRED的关系为：
0.30×Epit≤TRED≤0.80×Epit。
6.根据权利要求1至5的任意一项所述的半导体器件，其中，
所述第2层还具有：第3沟槽，位于比所述第1沟槽更远离所述第2层的外周部的位置，在内部具有与所述第2电极连接的第5电极，
所述第1沟槽在内侧还具有介于所述第2半导体与所述第3电极之间的第1绝缘膜，
所述第2沟槽在内侧还具有介于所述第2半导体与所述第4电极之间的第2绝缘膜，
所述第3沟槽在内侧还具有介于所述第2半导体与所述第5电极之间的第3绝缘膜，
所述第1绝缘膜的厚度TOXI1与介于所述第1沟槽与所述第3沟槽之间的所述第2半导体的宽度WSBD的关系为WSBD/TOXI1≤5.5，
所述第3绝缘膜的厚度TOXI3与所述宽度WSBD的关系为WSBD/TOXI3≤5.5。
7.根据权利要求6所述的半导体器件，其中，
介于所述第1沟槽与所述第2沟槽之间的所述第2半导体的宽度WE-SBD和所述宽度WSBD的关系为WE-SBD≤WSBD。
8.根据权利要求7所述的半导体器件，其中，
所述第1沟槽的宽度Wtrench1与所述第2沟槽的宽度WE-trench的关系为Wtrcnch1≤WE-trench，
所述第3沟槽的宽度Wtrench3与所述第2沟槽的宽度WE-trench的关系为Wtrench3≤WE-trench。
9.根据权利要求1至8的任意一项所述的半导体器件，其中，
所述第2面至少从所述第1沟槽的处于远离所述第2沟槽的一侧的端到所述第4电极的处于靠近所述第2层的外周部的一侧的端是平坦的。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京瓷株式会社，未经京瓷株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201980041794.7/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
