[发明专利]晶体管阵列在审
申请号: | 201980043952.2 | 申请日: | 2019-05-31 |
公开(公告)号: | CN112335048A | 公开(公告)日: | 2021-02-05 |
发明(设计)人: | J·索卡特斯;H·万德克邱武 | 申请(专利权)人: | 弗莱克因艾伯勒有限公司 |
主分类号: | H01L27/12 | 分类号: | H01L27/12;H01L51/10;H01L27/28 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 秦晨 |
地址: | 英国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 晶体管 阵列 | ||
1.一种制造器件的方法,该器件包括限定晶体管阵列的各层的堆叠并且包含在各层级之间的一个或多个导电连接,其中所述方法包括:形成源极-漏极导体图案,该源极-漏极导体图案限定源极导体阵列和漏极导体阵列,每个源极导体为晶体管阵列的相应晶体管集合提供寻址线,并且每个漏极导体与晶体管阵列的相应晶体管相关联;其中形成所述源极-漏极导体图案包括:
形成第一导体子图案,该第一导体子图案至少在寻址线的区域中包括导体材料,并且至少在其中源极和漏极导体最接近的区域中提供源极-漏极导体图案的导电表面;
在源极导体和漏极导体最接近的区域中掩蔽第一导体子图案;
此后形成第二导体子图案,该第二导体子图案至少在寻址线的区域中也包括导体材料,并且在其中要形成与源极-漏极导体图案的导电层间连接的一个或多个互连区域中提供源极-漏极导体图案的导电表面;
此后在源极导体和漏极导体最接近的区域中对第一导体子图案去掩蔽;以及
在源极-漏极导体图案上方原位对半导体沟道材料层构图。
2.根据权利要求1所述的方法,还包括:在所述一个或多个互连区域中的源极-漏极导体图案上方形成一层或多层,以及对所述一层或多层构图以在所述一个或多个互连区域中暴露所述源极-漏极导体图案;并且其中第一导体子图案的材料在暴露于进行所述一层或多层的所述构图的条件下时表现出比第二导体子图案的材料更高的电导率降低。
3.根据权利要求2所述的方法,其中第二导体子图案的材料在暴露于进行所述一层或多层的所述构图的条件下时基本上不表现出电导率降低。
4.根据权利要求2或权利要求3所述的方法,其中所述条件包括从包含氧的气体产生的等离子体。
5.根据前述权利要求中的任一项所述的方法,其中所述第二导体子图案至少在半导体沟道材料被保留的区域之外的其中第一导体图案包括导体材料的所有区域中包括导体材料。
6.根据前述权利要求中的任一项所述的方法,其中:掩蔽第一导体子图案包括:在第一导体子图案上原位对抗蚀剂层构图以在区域阵列中形成抗蚀剂岛阵列,并且其中对半导体沟道材料层构图包括:形成半导体沟道材料阵列,每个半导体沟道岛基本上以所述区域阵列的相应区域为中心,并且包括相应抗蚀剂岛的形状的放大版本。
7.根据权利要求1至5中的任一项所述的方法,其中:掩蔽第一导体子图案包括:在第一导体子图案上原位对抗蚀剂层构图,并且其中该方法还包括:使用相同的光掩模来对所述抗蚀剂层构图和对半导体沟道材料层构图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于弗莱克因艾伯勒有限公司,未经弗莱克因艾伯勒有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201980043952.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的