[发明专利]为具有多个列的系统配置动态随机存取存储器刷新

说明书

一种电子装置，包括具有多个存储器列的存储器功能块以及耦接到所述存储器的存储器控制器功能块。所述存储器控制器包括刷新逻辑，所述刷新逻辑基于对所述存储器列中的每一个存储器列的缓冲存储器访问检测要在刷新间隔期间对其执行刷新的两个或更多个存储器列。至少部分地基于对所述两个或更多个存储器列的缓冲存储器访问的一个或多个特性，所述刷新逻辑确定用于在所述刷新间隔期间对所述两个或更多个存储器列执行刷新的刷新顺序。然后，所述存储器控制器按所述刷新顺序在所述刷新间隔期间对所述两个或更多个存储器列执行刷新。

背景技术

相关技术

一些电子装置包括动态随机存取存储器(DRAM)，诸如双数据速率第四代(DDR4)同步DRAM。例如，台式计算机可包括多个千兆字节的DDR4SDRAM作为用于存储用于各种计算操作的信息(即，数据、指令等)的主存储器。通常，DRAM是使用在半导体集成电路芯片上制造的集成电路元件来存储信息的半导体存储器。例如，一些DRAM使用电容器来存储信息位，其中电容器被充电以用于存储逻辑值1并且被放电以用于存储逻辑值0。在用于存储信息的电路元件随时间推移损失电荷的意义上，DRAM是“动态的”，这意味着如果不定期对电路元件进行再充电，则存储在DRAM中的信息最终将丢失。例如，对于将电容器用作存储元件的DRAM来说，电容器的荷电状态由于泄漏而损失，因此必须对电容器进行再充电或“刷新”，以便维持所存储的信息。

一些电子装置包括具有大量DRAM的存储器，这些DRAM通常在组合以形成存储器的多个单独DRAM集成电路芯片(或更简单地说，“DRAM芯片”)上实现。在这些电子装置中，多个DRAM芯片中的分离DRAM芯片可出于诸如功率控制、寻址/存储器访问等问题而划分为逻辑群组和/或物理群组。例如，在一些电子装置中，数个DRAM芯片安装到存储器模块(例如，双列直插存储器模块或DIMM)，并且存储器模块安装在耦接到电子装置中的通信总线的套接口中。在此类电子装置中，功率连接、芯片选择以及其他功率、控制和访问信号可连接到存储器模块上的DRAM集成电路芯片的子集，从而在逻辑上和/或物理上对DRAM芯片或其部分进行分组。例如，在一些电子装置中，存储器模块上的DRAM芯片包括在N个列(例如，4个列、8个列等)中的一个列中或可作为所述一个列进行操作，其中每个芯片包括M个体(例如，32个体)，并且每个体包括用于存储信息的DRAM电路元件的数个阵列。

在包括多个DRAM芯片的电子装置中，可针对DRAM芯片的逻辑和/或物理群组执行上述刷新操作。例如，这些电子装置中的一些按列层次执行刷新。换句话说，当执行刷新操作以对DRAM芯片中的电路元件进行再充电时，这些电子装置将列中的一个或多个DRAM芯片作为群组进行刷新。在此类电子装置中，为了刷新列，首先移除列或阻止使用列执行存储器访问(例如，读取、写入等)，诸如通过消除列中的DRAM芯片的芯片可用性信号。然后刷新列中的DRAM芯片中的电路元件(即，用现有信息重写以刷新所述现有信息)。刷新之后，使列的DRAM芯片恢复以供用于执行存储器访问。

用于刷新列中的DRAM芯片中的电路元件的过程需要数百个时钟周期，这可等同于数百纳秒，在这段时间内，列中的DRAM芯片不可用于执行存储器访问。因此，由于刷新操作，电子装置中依赖于存储器访问操作的结果的实体以及由此所执行的操作在可完成存储器访问操作之前会延迟显著量的时间。因为DRAM刷新操作导致电子装置中的其他操作的延迟，DRAM刷新操作的改进对于电子装置来说是有益的。

附图说明

图1呈现示出根据一些实施方案的电子装置的框图。

图2呈现示出根据一些实施方案的用于选择要用于对存储器列执行刷新的刷新顺序的过程的流程图。

图3呈现示出根据一些实施方案的用于使用刷新顺序对存储器列执行刷新的过程的流程图。

图4呈现示出根据一些实施方案的对存储器列执行刷新操作的时间线图。

贯穿附图和描述，相似的附图标号指代相同的附图元件。

具体实施方式