[发明专利]用于半导体存储器的错误校正编码与数据总线反转的设备与方法

权利要求书

1.一种设备，其包括：

I/O电路，其经配置以接收第一数据及与所述第一数据相关联的第一ECC数据；

存储器阵列；及

控制电路，其耦合于所述I/O电路与所述存储器阵列之间，所述控制电路经配置以至少部分响应于所述第一数据及所述第一ECC数据而执行第一ECC解码以产生校正第一数据及校正第一ECC数据，所述控制电路进一步经配置以将所述校正第一数据及所述校正第一ECC数据两者存储到所述存储器阵列中。

2.根据权利要求1所述的设备，其中所述控制电路进一步经配置以：从所述存储器阵列接收第二数据及对应于所述第二数据的第二ECC数据，执行第二ECC解码以产生校正第二数据及校正第二ECC数据，及将所述校正第二数据及所述校正第二ECC数据传输到所述I/O电路。

3.根据权利要求2所述的设备，其中基于共同H矩阵来执行所述第一ECC解码及所述第二ECC解码汇中的每一者。

4.根据权利要求1所述的设备，其中所述I/O电路进一步经配置以接收DBI数据及对应于所述DBI数据的第二ECC数据，且基于所述DBI数据来DBI编码所述第一数据；

其中所述控制电路进一步经配置以响应于所述第二ECC数据而对所述DBI数据执行第二ECC解码以产生校正DBI数据且响应于所述校正DBI数据而对所述第一数据执行DBI解码以产生中间第一数据；且

其中对所述中间第一数据及所述第一ECC数据执行所述第一ECC解码以产生所述校正第一数据及所述校正第一ECC数据。

5.根据权利要求1所述的设备，其中所述I/O电路进一步经配置以接收DBI数据及对应于所述DBI数据的第二ECC数据，且基于所述DBI数据来DBI编码所述第一数据；

其中对所述第一数据及所述第一ECC数据执行所述第一ECC解码以产生中间第一数据及所述校正第一ECC数据；且其中所述控制电路进一步经配置以对所述DBI数据及所述第二ECC数据执行第二ECC解码以产生校正DBI数据且响应于所述校正DBI数据而对所述中间第一数据执行DBI解码以产生所述校正第一数据。

6.根据权利要求5所述的设备，其中所述控制电路进一步经配置以：从所述存储器阵列接收第二数据及对应于所述第二数据的第二ECC数据，对所述第二数据及所述第二ECC数据执行第三ECC解码以产生中间第二数据及校正第二ECC数据，对所述中间第二数据执行DBI编码以产生校正第二数据及额外DBI数据，对所述额外DBI数据执行ECC编码以产生第三ECC数据，及将所述校正第二数据、所述校正第二ECC数据、所述额外DBI数据及所述第三ECC数据传输到所述I/O电路。

7.一种设备，其包括：

I/O电路，其经配置以接收第一数据、与所述第一数据相关的数据总线反转DBI数据、与所述第一数据相关联的第一ECC数据及与所述DBI数据相关联的第二ECC数据；

存储器阵列；及

控制电路，其耦合于所述I/O电路与所述存储器单元阵列之间，所述控制电路包括第一ECC解码电路、第二ECC解码电路及DBI解码电路；

其中所述第二ECC解码电路经配置以至少部分响应于所述DBI数据及所述第二ECC数据而产生校正DBI数据；

其中所述第一ECC解码电路及所述DBI解码电路经配置以至少部分响应于所述第一数据、所述第一ECC数据及所述校正DBI数据而产生校正及DBI解码第一数据及校正第一ECC数据；且

其中所述控制电路经配置以将所述校正及DBI解码第一数据及所述校正第一ECC数据两者存储到所述存储器阵列中。

8.根据权利要求7所述的设备，其中所述DBI解码电路进一步经配置以接收所述第一数据及所述校正DBI数据且产生DBI解码第一数据；且

其中所述第一ECC解码电路进一步经配置以接收所述DBI解码第一数据及所述第一ECC数据且产生所述校正及DBI解码第一数据及所述校正第一ECC数据。