[发明专利]蚀刻剂组合物

说明书

本发明涉及一种蚀刻剂组合物，尤其是涉及一种水性掩模层蚀刻剂组合物，其用于从衬底(例如半导体晶片)的表面将钨掺杂的碳掩模层移除。该组合物包含：(a)基于该组合物的总重量，10到40wt.％的过氧化氢；以及(b)基于该组合物的总重量，0.1到2.0wt.％的一或多种腐蚀抑制剂。

技术领域

本发明涉及一种蚀刻剂组合物，且尤其，但不排他地，涉及一种水性掩模层蚀刻剂组合物，其用于从衬底(例如半导体晶片)的表面将钨掺杂的碳掩模层移除。

背景技术

半导体晶片的干式蚀刻一般在蚀刻期间使用硬掩模掩模层来保护半导体晶片的某些区域。然后硬掩模必须被移除，以便使半导体被进一步处理而成为最终产物。

可使用过氧化氢来移除此种硬掩模掩模层。然而，过氧化氢具有腐蚀性并且可能会腐蚀存在的铜，例如半导体晶片所使用的铜触点。已知对过氧化氢添加小于0.01wt.％的铜腐蚀抑制剂，例如苯并三唑或甲苯基三唑。

本发明根据上述原因而设计。

发明内容

本案发明人已发现，当与单独的过氧化氢比较时，包含过氧化氢以及小于0.01wt.％的铜腐蚀抑制剂的水性蚀刻剂组合物表现出铜的蚀刻速率的一定程度的降低。然而，其他金属(特别是钴)的蚀刻速率却大幅增加。

在其最基本的方面，本发明提供了一种水性蚀刻剂组合物，其包含过氧化氢以及基于该组合物的总重量的至少0.1wt.％的一或多种腐蚀抑制剂，这种组合物用于蚀刻衬底表面上的掩模层。

根据第一方面，本发明提供了一种水性蚀刻剂组合物，该组合物包含：

a.基于该组合物的总重量，10到40wt.％的过氧化氢；以及

b.基于该组合物的总重量，0.1到2.0wt.％的一或多种腐蚀抑制剂。

本案发明人已发现，这种组合物提供对掩模层(尤其是钨掺杂的碳掩模层)的良好蚀刻速率，同时对于铜与钴表现出低蚀刻速率。这样，相对于半导体晶片成分(例如铜与钴)，该组合物对掩模层表现出良好的蚀刻选择性。

根据第二方面，本发明提供了一种用于从衬底的表面将掩模层移除的湿蚀刻方法，该方法包含下列步骤：

a.将第一方面的水性蚀刻剂组合物施加至该衬底上的掩模层的表面，以蚀刻该掩模层的至少一部分。

本发明包括所述方面与优选的特征的组合，除非明显不容许或明确避免这种组合。

具体实施方式

现在将讨论本发明的方面与实施方案。另外的方面与实施方案对于本领域技术人员而言是显而易见的。除非以其他方式明确说明，否则在此所述的任何成分的任何重量百分比(wt.％)是基于组合物的总重量。

水性组合物

蚀刻剂组合物为水性组合物。组合物中的水的数量可以是在其他成分被包含在组合物中之后用于达到100％的剩余数量。在某些实施方案中，水可被添加至组合物。任何被添加至组合物的水可以是去离子水或纯化水。

在某些实施方案中，蚀刻剂组合物为掩模层蚀刻剂组合物，其用于蚀刻衬底上的掩模层。在特定的实施方案中，蚀刻剂组合物为硬掩模层蚀刻剂组合物，其用于蚀刻衬底上的硬掩模层。在更特定的实施方案中，蚀刻剂组合物为钨掺杂的碳掩模层蚀刻剂组合物，其用于蚀刻衬底上的钨掺杂的碳掩模层。

过氧化氢

水性掩模层蚀刻剂组合物包含10到40wt.％的过氧化氢。在某些实施方案中，水性掩模层蚀刻剂组合物包含10到35wt.％的过氧化氢。在特定的实施方案中，水性掩模层蚀刻剂组合物包含25到32wt.％的过氧化氢。