[发明专利]存储控制装置、存储装置和信息处理系统在审
申请号: | 201980048371.8 | 申请日: | 2019-04-15 |
公开(公告)号: | CN112470114A | 公开(公告)日: | 2021-03-09 |
发明(设计)人: | 中西健一 | 申请(专利权)人: | 索尼半导体解决方案公司 |
主分类号: | G06F3/06 | 分类号: | G06F3/06 |
代理公司: | 北京康信知识产权代理有限责任公司 11240 | 代理人: | 吴孟秋 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储 控制 装置 信息处理 系统 | ||
在本发明中,仅具有高访问频率的数据被注册在高速缓存存储器中。该高速缓存存储器存储要存储在主存储器中的数据的一部分。高速缓存管理单元保持用于高速缓存存储器中的每个高速缓存条目的访问频率。候选高速缓存管理单元保持用于未注册在高速缓存存储器中的每个候选条目的访问频率。高速缓存更新单元根据所发布的访问命令的地址更新访问频率,并且基于访问频率更新高速缓存条目和候选条目。
技术领域
本技术涉及一种存储控制装置。具体地,本技术涉及一种被配置为控制高速缓存存储器的存储控制装置以及包括该存储控制装置的存储装置和信息处理系统。
背景技术
作为管理高速缓存内存(cache memory)(cache storage,高速缓存存储器)中的高速缓存条目的方法,已知将在最长时间量内将尚未使用的高速缓存条目确定为替换目标的LRU(最近最少使用)方案。在LRU方案中,仅考虑高速缓存内存的最新使用顺序,并且因此,存在甚至具有高访问频率的数据被确定为替换目标的可能性。因此,已经提出了一种通过考虑访问频率来控制高速缓存内存的方法。例如,已经提出了一种高速缓存内存控制装置,该高速缓存内存控制装置被配置为在存在连续访问的某一路的情况下执行设定该路的访问频率位和替换除该路以外的路的控制(例如,参见专利文献1)。
引用列表
专利文献
专利文献1:日本专利公开第2000-047942号。
发明内容
技术问题
在上述现有技术中,确定要留在高速缓存内存中的数据,并且选择最近访问的数据作为要新注册到高速缓存内存的数据。然而,新注册的数据是否导致高速缓存命中是未知的。如果将不期望导致高速缓存命中的数据注册到高速缓存内存,则在内存与高速缓存内存之间执行复杂的数据传输。然后,这可以防止主计算机访问高速缓存内存,从而导致低访问。此外,在将具有写入次数上限的非易失性内存用作高速缓存内存的情况下,如果重复复杂的数据传输,则存在写入次数增加并且寿命缩短的可能性。
鉴于这样的情况已经做出本技术,并且本技术的目的是检查要注册到高速缓存存储器的数据的访问频率,并且仅将具有高访问频率的数据注册到高速缓存存储器。
问题的解决方案
为了解决上述问题,已经做出了本技术,并且根据本技术的第一方面,提供了一种存储控制装置、存储装置和信息处理系统,包括:高速缓存管理单元,被配置为保持用于高速缓存存储器中的每个高速缓存条目的访问频率,该高速缓存存储器被配置为存储主存储器中存储的数据的一部分;候选高速缓存管理单元,被配置为保持用于未注册到高速缓存存储器的每个候选条目的访问频率;以及高速缓存更新单元,被配置为根据所发布的访问命令的地址更新访问频率,并且基于访问频率更新高速缓存条目和候选条目。这提供了基于访问频率更新高速缓存存储器中的高速缓存条目和候选高速缓存中的候选条目的动作。
此外,在第一方面,在所发布的访问命令的地址既尚未注册到高速缓存条目也尚未注册到候选条目的情况下,高速缓存更新单元将地址注册到候选条目,并且将初始值设定为候选条目的访问频率。这提供了在尚未注册访问命令的地址的情况下首先将地址注册到候选条目的动作。
此外,在第一方面,当候选条目的访问频率超过预定高速缓存输入(cache-in)阈值时,高速缓存更新单元将候选条目注册到高速缓存存储器作为高速缓存条目,并且将主存储器中的相关数据存储到高速缓存存储器。这提供了当数据的访问频率超过高速缓存输入阈值时将数据存储在高速缓存存储器中的动作。
此外,在这种情况下,当高速缓存更新单元将访问频率高于高速缓存输入阈值的候选条目注册到高速缓存存储器作为高速缓存条目时,高速缓存更新单元删除作为原始条目的候选条目。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼半导体解决方案公司,未经索尼半导体解决方案公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201980048371.8/2.html,转载请声明来源钻瓜专利网。