[发明专利]用于纳米线的选择性蚀刻

说明书

提供了一种在堆叠件中相对于硅选择性地蚀刻硅锗的方法，该堆叠件位于蚀刻室中的卡盘上。将该卡盘维持在15℃以下的温度。将该堆叠件暴露于包含含氟气体的蚀刻气体，以相对于硅选择性地蚀刻硅锗。

相关申请的交叉引用

本申请要求于2018年7月20日申请的美国专利申请No.62/701,314的优先权利益，其通过引用合并于此以用于所有目的。

技术领域

本公开内容总体上涉及在半导体晶片上形成半导体装置的方法。更具体来说，本公开内容涉及纳米线的选择性蚀刻。

背景技术

在形成半导体装置时，可通过相对于硅(Si)而选择性地蚀刻硅锗(SiGe)，以形成纳米线。也可以通过相对于SiGe而选择性地蚀刻Si，以形成纳米线。

发明内容

为了实现前述内容并且根据本公开的目的，提供了一种在堆叠件中相对于硅而选择性地蚀刻硅锗的方法，该堆叠件位于蚀刻室中的卡盘上。将该卡盘维持在15℃以下的温度。将该堆叠件暴露于包含含氟气体的蚀刻气体，以相对于硅而选择性地蚀刻硅锗。

在另一表现形式中，提供一种在堆叠件中相对于硅锗而选择性地蚀刻硅的方法，该堆叠件位于蚀刻室中的卡盘上。将该卡盘维持在15℃以下的温度。将该堆叠件暴露于包含氢(H₂)与含氟气体的蚀刻气体，以相对于硅锗而选择性地蚀刻硅。

本发明的这些特征和其它特征将在下面在本发明的具体实施方式中并结合以下附图进行更详细的描述。

附图说明

在附图中以示例而非限制的方式示出了本公开，并且附图中类似的附图标记表示相似的元件，其中：

图1是一实施方案的高级流程图。

图2是可用于一实施方案的处理工具的俯视示意图。

图3是可用于一实施方案的蚀刻室的示意图。

图4是可用于实现一实施方案的计算机系统的示意图。

图5A-D是根据一个实施方案处理的堆叠件的截面示意图。

图6是原子层沉积处理的更详细的流程图。

图7A-D是根据另一实施方案所处理的堆叠件的截面示意图。

图8A-C是根据另一实施方案所处理的堆叠件的截面示意图。

具体实施方式

现在将参考附图中所示的几个示例性的实施方案来详细描述本公开。在下面的描述中，阐述了许多具体细节以便提供对本公开的彻底理解。然而，对于本领域技术人员显而易见的是，本公开可以在没有这些具体细节中的一些或全部的情况下实施。在其他情况下，未详细描述公知的工艺步骤和/或结构，以免不必要地使本公开不清楚。

在一实施方案中，为了形成纳米线，提供交替Si层与SiGe层的堆叠件。Si层与SiGe层可在电触点或其他结构之间延伸，并且连接至该电触点或其他结构。如果选择性地蚀刻掉SiGe层，则Si层维持在电触点之间延伸。Si层可被使用作为纳米线。同样地，若选择性地蚀刻掉Si层，则SiGe层维持在电触点之间延伸。SiGe层可被使用作为纳米线。Si层与SiGe层的尺寸是如此小，以致于蚀刻应具有高度选择性。应提供其他处理，以使未被蚀刻的层的移除最小化。