[发明专利]使用多个数字解调器解调数字信号的方法

说明书

用于对包括第一子序列和第二子序列的数字信号样本序列进行处理的方法，所述方法包括：形成(106)包括第一子序列的第一样本块和包括标头样本及其后跟随的第二子序列的第二样本块；由数字解调器解调(108)第一样本块以产生第一符号块，由第二数字解调器解调第二数字信号样本块以产生第二符号块，第二解调器执行以标头样本(E6‑E9)开始的载波同步或符号率同步，该标头样本包括适当数量的样本，以使同步在第二解调器解调第二子序列之前有效；通过将第一符号块与第二符号块连接以重构(114)符号序列。

技术领域

本发明涉及信号的数字解调领域。

背景技术

数字解调器以本身已知的方式将数字信号样本作为输入，例如这些样本是通过对模拟无线电信号进行数字化获得的。

数字解调器可以以硬件或软件的形式实现。

例如，专用集成电路(Application-Specific Integrated Circuit，ASIC)或其他可编程逻辑电路(例如FPGA)可以用作硬件数字解调器。这些电路的共同性能在于它们专用于解调。利用这种电路，就有可能实现非常高的解调吞吐率。但是，这些逻辑电路有很多缺点：它们显然需要专用的硬件配置，这在启动时和更新时需要大量的开发和认证时间。它们的架构旨在处理输入处的连续样本流，并具有最大吞吐率的特征。除了“突发”调制或导频-符号辅助调制的特殊情况外，目前不可能并行运行多个硬件数字解调器以提高吞吐率，也不能共享一个硬件数字解调器以处理多个较低吞吐率的载波。

软件数字解调器是专用于数字解调的计算机程序，能够由通用处理器执行，即，不是专门为此任务设计的处理器。软件数字解调器的一个已知示例是开源软件无线电(GNURadio)。

当使用软件数字解调器时，可以消除硬件数字解调器在实现“模块化”和传送方面遇到的严格限制。

但是，考虑到样本是按顺序处理的，因此执行此类程序的通用处理器可以达到的最大解调吞吐率是有限的，并且与它的时钟频率成比例。因此，仍然存在单软件解调器无法超过的最大吞吐率。

可以设想并行使用多个软件数字解调器来提高此吞吐率限制。然而，使用多个数字解调器，甚至是多个软件数字解调器，会导致出现新问题。

为了理解这个问题，应该记得数字解调器必须在接收到作为输入的数字信号样本的基础上执行载波和/或符号率的同步，然后才能从样本中生成解调的符号。在某些实施方式中，这种同步是通过锁相环(Phase-Locked Loop，PLL)来实现的。无论选择哪种实施方式，只有这种同步有效后，数字解调器才能开始将作为输入接收的数字信号样本转换为解调符号。此外，数字解调器必须消耗数字信号样本才能成功完成此同步。因此，在同步有效之前，与数字解调器消耗的数字信号样本所对应的符号必然丢失，或者至少产生具有次优错误概率的符号。

在具有单数字解调器的常规体系结构中，由解调器接收的输入样本自我同步所花费的时间导致的信号中一些初始符号的丢失不是很严重。这是因为，一旦同步有效，这种丢失就不会重复。

在包含多个并行工作的独立数字解调器的架构中，情况就会大为不同。如果将要解调的数字输入信号分成样本块，这些块由不同的数字解调器并行处理，则每个数字解调器都必须在其接收的新的块上实现新的同步。因此，丢失的信号符号的数量将随着并行使用的数字解调器的数量而增加，这种丢失将随着每个块的解调而重复。

本发明提出在保留并行计算能力的同时解决该问题。

发明内容

本发明的一个目的是以增加的吞吐率对信号进行数字解调，而不会丢失符号，或更普遍地说，在给定的吞吐率下优化所需的计算能力。

因此可以规定，根据本发明的第一方面，用于对来自至少一个调制模拟信号的数字信号样本序列进行处理的方法，该样本序列包括第一样本子序列和与该第一样本子序列间隔的第二样本子序列，该方法包括以下步骤：