[发明专利]使用深宽比相依蚀刻效应形成装置的方法与相关装置、存储器装置及电子系统

说明书

本发明揭示一种形成装置的方法，其包括形成包括按相对于侧向方向从约30°到约75°的第一角度延伸的平行结构及平行沟槽的图案化遮蔽材料。在所述图案化遮蔽材料上方提供掩模且所述掩模包括按相对于所述侧向方向从约0°到约90°的第二不同角度延伸的额外平行结构及平行孔隙。进一步使用所述掩模图案化所述图案化遮蔽材料以形成包括由所述平行沟槽及所述额外平行沟槽分离的长形结构的图案化遮蔽结构。下伏于所述图案化遮蔽结构的硬掩模材料的曝露部分经受ARDE以形成图案化硬掩模材料。移除下伏于所述图案化硬掩模材料的半导体材料的曝露部分以形成半导体柱结构。本发明还描述装置及电子系统。

优先权主张

本申请案主张2018年8月24日申请的“使用深宽比相依蚀刻效应形成半导体装置的方法与相关半导体装置、存储器装置及电子系统(Methods of Forming SemiconductorDevices Using Aspect Ratio Dependent Etching Effects,and RelatedSemiconductor Devices,Memory Devices,and Electronic Systems)”的序号为16/111,499的美国专利申请案的申请日权益。

技术领域

本发明的实施例涉及半导体装置设计及制造领域。更明确来说，本发明的实施例涉及使用深宽比相依蚀刻效应形成半导体装置的方法与相关半导体装置、存储器装置及电子系统。

背景技术

半导体装置设计者通常期望通过减小个别特征的尺寸且通过减小邻近特征之间的分开距离而增大半导体装置内的特征的集成度或密度。另外，半导体装置设计者通常期望设计不仅紧凑，而且提供性能优势、以及简化设计的架构。

相对常见半导体装置是存储器装置。存储器装置可包含具有布置成网格图案的若干存储器胞元的存储器阵列。一种类型的存储器胞元是动态随机存取存储器(DRAM)。在最简单设计配置中，DRAM胞元包含一个存取装置(例如晶体管)及一个存储装置(例如电容器)。存储器装置的现代应用可利用布置成行及列的阵列的大量DRAM单元胞元。DRAM胞元可通过沿阵列的行及列布置的数字线及字线电存取。

减小存储器装置特征的尺寸及间隔对用于形成存储器装置特征的方法提出越来越高的要求。举例来说，存储器装置的持续缩小的限制因素中的一者是与其相关联的接点的电阻。如本文中使用，“接点”是指促成至少两个结构之间的导电路径的连接。举例来说，在展现双位存储器胞元结构的DRAM装置中，在数字线与衬底中或上方形成的存取装置(例如，晶体管)之间提供数字线接点，且在存取装置与电荷可存储于其中的存储节点(例如，电容器)之间形成存储节点接点。当存储器装置(例如，DRAM装置)特征的尺寸减小时，与其相关联的接点的尺寸也减小，从而导致增大的接触电阻。增大的接触电阻减小存储器装置的驱动电流，此可能不利地影响存储器装置性能。

用于减小存储器装置内的接触电阻的一个方法是增大其接点的表面积。举例来说，可从存储器装置特征的多个表面移除材料以形成三维(3D)接点，从而展现比存储器装置特征将以其它方式展现更大的接触表面积。然而，形成展现较低临界尺寸(例如小于约20纳米(nm)的临界尺寸)的DRAM装置结构的3D接点的常规方法可能需要复杂且昂贵的过程以相对于数字线(例如，位线)接点充分形成并对准3D存储节点接点以确保DRAM装置的适当性能。