[发明专利]闪存存储器单元字节可变高持久性数据存储器的共享源极线存储器架构

说明书

存储器阵列包括(a)被布置成多个字节的多个存储器单元、(b)连接到每个字节的单独字线以及(b)多条共享源极线，每条共享源极线连接到至少两个字节，使得阵列中的每个字节可通过单独字线和共享源极线寻址。由于该存储器阵列架构，对第一字节执行的编程操作将共享源极线电压施加在非所选第二字节(其中禁止电压施加到连接到该第二字节的位线)上，产生了与常规存储器阵列中的对角(或行)编程干扰状况相对应的干扰状况。使用共享源极线可减少所需的源极线驱动器的数量，从而减少了该存储器阵列的开销面积，同时可实现传统的字节可变EEPROM的向后兼容性。

相关专利申请

本申请要求2018年8月17日提交的美国临时专利申请号62/719444的优先权，该申请的内容据此全文呈现。

技术领域

本公开涉及集成电路存储器设备，更具体地，涉及包括存储器阵列的存储器设备，该存储器阵列利用用于字节可变闪存存储器的共享源极线(SL)架构，以实现管芯或芯片的高耐久性和/或减小其面积。

背景技术

通用存储器设备，诸如电可擦除可编程只读存储器(EEPROM)闪存存储器设备，利用字节可选存储器阵列。

图1示出了常规字节可选存储器阵列的示例，该字节可选存储器阵列使用单个(字节)选择晶体管(圈出)来选择存储器单元阵列的特定字节(由虚线表示)，例如，来编程或擦除所选字节。

图2示出了示例性常规存储器阵列架构，在该存储器阵列架构中，使用单独的注入阱分开字节，例如，总部位于亚利桑那州钱德勒市的美国微芯科技公司(MicrochipTechnology Inc.)在某些PMOS电可擦除单元(PEEC)和NMOS电可擦除单元(NEEC)设计中采用这种方法。如图所示，每条水平字线可以跨多个字节延伸，这些字节通过单独的阱彼此隔开。然而，这种阱分开架构通常要求在相应的芯片或管芯上具有较大的面积。

图3示出了常规单栅极存储器单元设计的示例，该设计使用在美国微芯科技公司的某些嵌入式(ESF)存储器单元设计中。该存储器单元的逻辑状态由浮栅(FG)中的电子电荷(正电荷或负电荷)决定。具体地，擦除操作将电子从浮栅提取到字线，以在浮栅中产生正电荷，而编程操作通过字线下的掺杂沟道中产生的沟道电流将电子从位线注入浮栅中，使浮栅带负电。

图4示出了根据图3所示设计的示例性 ESF存储器单元的三个横截面视图，以及操作电压表，以示出示例性存储器单元的读取、擦除和编程端子条件。

图5示出了示例性双浮栅 ESF存储器单元的类似细节，该存储器单元也结合了图3所示的设计，但带有一对浮栅。具体地，图5示出了(a)示例性双浮栅存储器单元的SEM横截面视图、(b)该存储器单元的布局俯视图、(c)该存储器单元的电路示意图以及(d)该存储器单元的示例性操作电压表。

如本领域中已知的，选择存储器阵列中的特定单元(例如，用于编程或擦除此类单元)通常向阵列中的相邻单元施加至少一个电压，这可能在相邻单元中引起不必要的“干扰”效应，从而可能影响此类单元的耐久性寿命。由编程操作引起的干扰效应称为“编程干扰”效应，而由擦除操作引起的干扰效应称为“擦除干扰”效应。编程干扰效应通常更显著，因此更容易出现问题。

图6示出了由常规存储器阵列中的编程操作引起的示例性编程干扰效应，其中，阵列中的多个字节共享字线(WL)和选择线(SL)。具体地，图6是常规存储器阵列的一部分的示意图，示出了当前被选择用于编程操作的特定位单元(存储器单元)，以及三种类型的非所选位单元(单元a、b和c)，该非所选位单元可能会受到由于对所选位单元进行编程操作而引起的编程干扰效应影响。在该示例中，通过向源极线SL施加高编程电压Vpp，向字线WL₁施加Vcc，并且向位线施加0.7V来选择所选位单元，而同一行上的非所选单元则需要将高电压(Vinh)施加到相应位线的以禁止对此类存储器单元进行编程操作。