[发明专利]用于操作存储器系统的方法和设备

说明书

本申请案涉及存储器系统中的差错位发现。举例来说，控制器或存储器控制器可从存储器媒体读取码字。所述码字可包含分别对应于所述存储器媒体的相应最小替代区域MSR的位集合。每一MSR可包含所述存储器媒体的存储器单元的部分，且与用以对每一MSR中的差错位数量进行计数的计数器相关联。当所述控制器使用错误控制操作来识别所述码字中的差错位数量时，所述控制器可更新与对应于所述数量个差错位的相应MSR相关联的计数器的值以对每一MSR的差错位计数进行计数。在一些情况下，作为后台操作的部分，所述控制器可执行本文所描述的操作。

交叉参考

本专利申请案要求2019年7月23日申请的帕夫洛夫斯基(Pawlowski)所著的名称为“存储器系统中的差错位发现(ERRONEOUS BIT DISCOVERY IN MEMORY SYSTEM)”的PCT申请案第PCT/US2019/042987号的优先权，所述PCT申请案要求2019年7月19日申请的帕夫洛夫斯基所著的名称为“存储器系统中的差错位发现”的美国专利申请案第16/516,897号和2018年7月24日申请的帕夫洛夫斯基所著的名称为“存储器系统中的差错位发现”的美国临时专利申请案第62/702,766号的优先权，所述申请案中的每一者让与给本受让人，且所述申请案中的每一者明确地以全文引用的方式并入本文中。

技术领域

技术领域涉及存储器系统中的差错位发现。

背景技术

下文大体上涉及操作存储器子系统或系统，且更确切地说涉及存储器系统中的差错位发现。

计算系统可包含存储器子系统或系统，其包含与一或多个总线耦合以管理众多电子装置中的信息的各种存储器装置和控制器，所述电子装置例如计算机、无线通信装置、物联网、相机、数字显示器等。存储器装置广泛地用于在此类电子装置中存储信息。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置具有两个状态，常常由逻辑“1”或逻辑“0”表示。在其它系统中，多于两个状态可存储于存储器装置中。为了存取所存储信息，电子装置的组件可读取或感测存储器装置中所存储的状态。为了存储信息，电子装置的组件可以在存储器装置中写入状态或对状态进行编程。

存在不同类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步DRAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、闪速存储器、非AND(NAND)存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。非易失性存储器单元即使在没有外部电源的情况下也可在很长一段时间内维持其所存储的逻辑状态。易失性存储器单元(例如，DRAM单元)在从外部电源断开时可失去其所存储的状态(例如，立即失去或随时间流逝而失去)。

改进计算系统可包含增强存储器系统的性能，例如减少功率消耗、增加存储器容量和可靠性、提高读取/写入速度、通过使用永久存储器媒体而提供非易失性，或降低某一性能点的制造成本，以及其它度量。

发明内容

描述一种方法。所述方法可包含：从包括多个最小替代区域(MSR)的存储器媒体的地址读取码字，所述码字包括与多个通道相关联的位域集合；使用至少部分地基于所述多个MSR中的一或多个MSR的大小的错误控制操作来确定所述码字中的差错位数量；以及至少部分地基于所述差错位数量将所述码字写回到所述存储器媒体的所述地址。

描述一种设备。所述设备可包含：存储器媒体，其包括多个MSR，所述存储器媒体被配置成产生包括分别对应于所述多个MSR中的相应MSR的位域集合的码字，其中所述多个MSR中的MSR与计数器相关联，所述计数器对所述多个MSR中的所述MSR的差错位数量进行计数；以及端口管理器，其与所述存储器媒体电子通信，所述端口管理器可操作以：从所述存储器媒体的地址读取所述码字；使用基于所述多个MSR中的一或多个MSR的大小的错误控制操作来确定所述码字中的差错位数量；以及基于所述差错位数量将所述码字写回到所述存储器媒体的所述地址。