[发明专利]用于半导体封装的串行接口

说明书

一种用于串行通信的系统包含：控制器；半导体封装，其包括多个半导体裸片；及串行接口，其经配置以将所述多个半导体裸片连接到所述控制器。所述串行接口包含控制器到封装连接及封装到控制器连接，且所述串行接口经配置以采用使用不含单独时钟信号的差分数据信令的信令协议。

技术领域

本发明大体上涉及用于使用串行接口改进与半导体封装的通信的系统及方法。

背景技术

一些半导体封装装置包含多个裸片。举例来说，例如NAND快闪封装的快闪存储器封装可包含多个NAND快闪裸片。控制器可用于实现与NAND快闪封装的通信，且将控制器连接到NAND快闪封装可涉及经由多点分支并行总线将多个裸片并联连接到控制器。此可增加用于此连接的控制器引脚上的电容负载，此可降低连接的操作频率且因此降低连接的操作速度。另外，为了维持总线上的信号完整性，可实施裸片内端接(ODT)。增加的电容负载及ODT的使用增加了由控制器驱动为总线所消耗的功率。

实现与NAND快闪封装的通信的其它方法包含使用串行协议，例如MMC(多媒体卡)及SPI(串行外围接口)，但这些限于例如移动电话、平板计算机及相机的消费者装置的快闪存储器中的低速应用。这些协议不适合于高速应用，例如在SSD(固态驱动器)中使用NAND快闪存储器装置。

因此，需要一种消耗较少功率且仍能够以由SSD所需的速度进行操作的NAND快闪装置的接口连接。

发明内容

本文中描述的一或多个实施例解决了至少此问题且使用串行接口。本文中描述的系统及方法提供了控制器与包含一或多个集成电路(IC)封装(例如单独囊封的IC封装)的半导体封装装置之间的经改进通信。IC封装中的一或多者可包含多个裸片。在一些实施例中，实施了串行器/解串器(Ser/Des)技术。举例来说，多个裸片经并联连接到桥接装置的并行接口，且桥接装置经由串行接口实施与控制器的串行连接(例如高速串行连接，例如以每秒约10兆传送量(MT)或更大的速度操作的连接)。控制器在本文中可称为“外部”控制器，且可为例如固态驱动器(SSD)的控制器。因此，通过使用外部串行连接可在保持控制器的引脚计数较低的同时建立高速连接，且外部控制器的每引脚带宽可相对于替代实施方案较高。在一些实施例中，差分信令协议可用于串行连接，从而提供管理除了噪声之外的电磁干扰的经改进能力，且在延长距离内提供连接。信令协议可指定包含嵌入于数据流中的时钟信号，而非使用外部时钟信号，此可避免数据信号与时钟信号之间的偏斜。此外，信令协议可实施低电压协议，且信令协议及其它协议两者都可提供使用比特定替代例更少的功率的经改进功率管理技术，如本文中进一步描述。

在一些实施例中，桥接装置与一或多个IC封装囊封于半导体装置封装中，且半导体装置封装的外部引脚计数因此可保持为低。在一些实施例中，多个IC封装经由多个串行连接相应地连接到控制器，从而提供高速连接。

在一或多个实施例中，根据第一方面，一种用于串行通信的系统包含：控制器；半导体封装，其包括多个半导体裸片；及串行接口，其经配置以将所述多个半导体裸片连接到所述控制器。所述串行接口包含控制器到封装连接及封装到控制器连接，且其中所述串行接口经配置以采用使用不含单独时钟信号的差分数据信令的信令协议。

在一或多个实施例中，根据第二方面，一种半导体封装包含多个快闪存储器裸片及桥接装置。所述桥接装置包含：高速串行接口，其连接到外部控制器；及并行接口，其并联连接到多个半导体裸片。所述高速串行接口经配置以采用使用不含单独时钟信号的差分数据信令的信令协议。