[发明专利]采用被配置为包括在模数转换器(ADC)电路中的电阻器旋转器电路的数模转换器(DAC)电路

权利要求书

1.一种多比特并行逐次逼近寄存器(SAR)模数转换器(ADC)电路，包括：

多个SAR控制器电路，其中所述多个SAR控制器电路中的每个SAR控制器电路包括一定数目的SAR寄存器电路，其中每个SAR寄存器电路被配置为：

接收时钟信号；

响应于所述时钟信号的对应周期，提供数字信号；以及

响应于所述时钟信号的对应下一周期：

接收对应数字比特，其中所述数字比特基于模拟输入信号与对应数模转换器(DAC)模拟信号的比较；

存储所述数字比特；以及

提供与所述数字比特相关的所述数字信号；

多输出DAC电路，包括多个DAC级，其中：

所述多个DAC级中的每个DAC级被配置为：

接收对应顶部电压和对应底部电压，其中所述对应顶部电压和所述对应底部电压的电压范围基于参考电压；以及

基于所述对应顶部电压、所述对应底部电压以及所述DAC级的电阻来生成一定数目的DAC模拟信号；以及

所述多个DAC级中的每个DAC级包括调整电路，所述调整电路包括电阻，所述电阻被配置为调整所述对应DAC级的所述电阻，使得所述调整电路的所述电阻和下一DAC级的电阻的并联组合被维持在理想电阻水平；以及

比较电路，被配置为：

接收所述数目的DAC模拟信号；

接收所述模拟输入信号；以及

基于每个DAC模拟信号与所述模拟输入信号的比较来生成与所述多个SAR控制器电路中的每个SAR控制器电路相对应的所述数字比特，其中所生成的每个数字比特共同形成数字输出信号，所述数字输出信号是所述模拟输入信号的数字表示。

2.根据权利要求1所述的多比特并行SAR ADC电路，其中所述多输出DAC电路包括多输出DAC电路，所述多输出DAC电路被配置为：

接收所述顶部电压和所述底部电压，其中所述顶部电压和所述底部电压的所述电压范围基于所述参考电压；以及

基于所述顶部电压和所述底部电压来生成所述数目的DAC模拟信号。

3.根据权利要求2所述的多比特并行SAR ADC电路，其中所述数目的DAC模拟信号中的每个DAC模拟信号的值为所述电压范围的划分。

4.根据权利要求2所述的多比特并行SAR ADC电路，其中所述多输出DAC电路包括多个电阻器旋转器电路，所述多个电阻器旋转器电路被配置为通过生成所述电压范围的多个划分来生成所述数目的DAC模拟信号。

5.根据权利要求2所述的多比特并行SAR ADC电路，其中所述比较电路包括：

一定数目的比较电路，比较电路的所述数目等于二(2)自乘所述多个SAR控制器电路的数目的次数的数量减去一(1)，其中每个比较电路被配置为：

接收所述模拟输入信号和所述对应DAC模拟信号；以及

生成比较器信号，其中：

如果所述模拟输入信号具有比所述对应DAC模拟信号大的电压，则所述比较器信号具有逻辑高值；以及

如果所述模拟输入信号具有比所述对应DAC模拟信号小的电压，则所述比较器信号具有逻辑低值；以及

温度计至二进制(TTB)电路，被配置为：

从每个比较电路接收所述比较器信号；以及

基于来自每个比较电路的所述比较器信号来生成与每个SAR控制器电路相对应的所述数字比特。

6.根据权利要求2所述的多比特并行SAR ADC电路，其中所述比较电路包括一定数目的比较电路，比较电路的所述数目等于所述多个SAR控制器电路的数目，其中每个比较电路被配置为：

接收所述模拟输入信号和所述对应DAC模拟信号；以及

生成比较器信号，其中：

所述比较器信号是所述对应数字比特；

如果所述模拟输入信号具有比所述对应DAC模拟信号大的电压，则所述比较器信号具有逻辑高值；以及

如果所述模拟输入信号具有比所述对应DAC模拟信号小的电压，则所述比较器信号具有逻辑低值。

7.根据权利要求1所述的多比特并行SAR ADC电路，被集成到集成电路(IC)中。