[发明专利]针对具有异或门和与门的禁止门的超导电路

说明书

提供了针对禁止门的基于超导电路的设备和方法。在一个示例中，针对禁止门的电路包括输出端子，用于接收第一组单通量量子(SFQ)脉冲的第一输入端子(ai)，以及提供用于接收第二组SFQ脉冲的第二输入端子(bi)。该电路可以进一步包括第一级(105)，该第一级被配置为对经由第一输入端子而被接收的第一组SFQ脉冲和经由第二输入端子而被接收的第二组SFQ脉冲执行异或操作，以生成异或结果。该电路可以进一步包括被耦合到第一级的第二级(115)，该第二级被配置为对异或结果和经由第一输入端子而被接收的第一组SFQ脉冲执行与操作，并且经由输出端子提供输出。

背景技术

在电子设备中被使用的诸如数字处理器的基于半导体的集成电路包括基于互补金属氧化物半导体(CMOS)技术的数字电路。然而，CMOS技术在它的设备尺寸方面已达到极限。另外，基于CMOS技术的数字电路在高时钟速度时的功耗越来越成为高性能数字电路和系统中的限制因素。

作为示例，数据中心中的服务器耗电量越来越大。功率的消耗部分是由于能量耗散造成的功率损失，即使在CMOS电路不活动时也是如此。这是因为即使这样的电路是不活动的，并且不消耗任何动态功率，但是因为需要保持CMOS晶体管的状态，它们仍然消耗功率。此外，由于CMOS电路使用DC电压而被供电，因此即使CMOS电路不活动时也会存在一定量的漏电流。因此，即使当这样的电路不在处理信息时，也会不仅由于需要保持CMOS晶体管的状态，而且还由于漏电流而浪费了一定量的功率。

基于CMOS技术的、对处理器和相关组件的备选使用方式是使用基于超导逻辑的器件。

发明内容

在一个示例中，本公开涉及针对禁止门的电路，包括输出端子，用于接收第一组单通量量子(SFQ)脉冲的第一输入端子，以及用于接收第二组SFQ脉冲的第二输入端子。该电路可以进一步包括第一级，该第一级被配置为对经由第一输入端子而被接收的第一组SFQ脉冲和经由第二输入端子而被接收的第二组SFQ脉冲执行异或操作，以生成异或结果。该电路可以进一步包括被耦合到第一级的第二级，该第二级被配置为对异或结果和经由第一输入端子而被接收的第一组SFQ脉冲执行与操作，并且经由输出端子提供输出。

在另一方面中，本公开涉及一种操作针对禁止门的电路的方法，其中该电路包括输出端子。该方法可以包括经由第一输入端子接收第一组单通量量子(SFQ)脉冲。该方法可以进一步包括经由第二输入端子接收第二组SFQ脉冲。该方法可以进一步包括对经由第一输入端子而被接收的第一组SFQ脉冲和经由第二输入端子而被接收的第二组SFQ脉冲执行异或操作，以生成异或结果。该方法可以进一步包括对在异或结果和经由第一输入端子而被接收的第一组SFQ脉冲执行与操作，从而使得该电路被配置为仅当对异或操作的输入不同并且对与操作的输入相同时，将第一组SFQ脉冲传递给输出端子。

在又一方面中，本公开涉及针对禁止门的电路，该电路包括输出端子，用于接收第一组单通量量子(SFQ)脉冲的第一输入端子，被耦合到第一输入端子的被供电结，以及用于接收第二组SFQ脉冲的第二输入端子。该电路可以进一步包括第一级，该第一级被配置为对经由第一输入端子而被接收的第一组SFQ脉冲以及经由第二输入端子而被接收的第二组SFQ脉冲执行异或操作，以生成异或结果。该电路可以进一步包括被耦合到第一级的第二级，该第二级被配置为对异或结果和经由第一输入端子而被接收第一组SFQ脉冲执行与操作，从而使得电路被配置为仅当对异或操作的输入不同并且对与操作的输入相同时，将第一组SFQ脉冲传递给输出端子。该电路可以进一步包括被耦合到输出端子的被供电结。

本发明内容以简化形式被提供来介绍一些概念，这些概念将在下面的详细描述中被进一步描述。本发明内容既不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。

附图说明

本公开通过示例的方式示出并且不被附图限制，在附图中，相似的附图标记指示相似的元件。图中各要素的说明是为了简单明了，并且不一定按比例绘制。

图1是根据一个示例的、包括逸出结(escape junction)的针对禁止门的电路的示图；