[发明专利]不依赖于单元位置的线性权重可更新的CMOS突触阵列

权利要求书

1.一种神经形态电路，包括：

交叉开关突触阵列单元，所述交叉开关突触阵列单元包括互补金属氧化物半导体(CMOS)晶体管，所述CMOS晶体管的导通电阻由所述CMOS晶体管的栅极电压控制，以更新所述交叉开关突触阵列单元的权重；

一组行线，所述一组行线分别将所述突触阵列单元与所述突触阵列单元的第一端的多个突触前神经元串联连接；以及

一组列线，所述一组列线分别将所述突触阵列单元与所述突触阵列单元的第二端的多个突触后神经元串联连接，

其中，通过执行电荷共享技术来控制所述CMOS晶体管的所述栅极电压，所述电荷共享技术使用与所述一组行线和所述一组列线对齐的单元控制线上的不重叠脉冲来更新所述交叉开关突触阵列单元的所述权重。

2.如权利要求1所述的神经形态电路，其中，所述交叉开关突触阵列单元包括三个电容器C1、C2和C3以更新所述栅极电压，并且逐行执行所述电荷共享技术，使得通过使用所述电容器C1和C3以增量的方式来更新所述栅极电压，并且通过使用所述电容器C2和C3以减量的方式来更新所述栅极电压。

3.如权利要求2所述的神经形态电路，其中，所述神经形态电路还包括：

一对串联的p型场效应晶体管(pFET)；

一对串联的nFET，

其中，所述电容器C1的一端连接至串联连接的所述一对pFET之间的公共点，并且所述电容器C2的一端连接至串联连接的所述一对nFET之间的公共点。

4.如权利要求2所述的神经形态电路，其中，所述电容器C3的一端连接到所述一对pFET和所述一对nFET之间的公共点。

5.如权利要求2所述的神经形态电路，其中，所述突触阵列单元包括：

一对串联连接的p型场效应晶体管(pFET)，用于调节所述电容器C1和C3；以及

一对彼此串联连接的nFET并连接到所述一对pFET，用于调节所述电容器C2和C3。

6.如权利要求5所述的神经形态电路，其中，所述突触单元还包括连接点，所述连接点将所述一对pFET串联连接至所述一对nFET，并且还连接至所述电容器C3的一端和所述CMOS晶体管的所述栅极。

7.如权利要求5所述的神经形态电路，其中，所述神经形态芯片执行所述电荷共享技术，使得使用所述非重叠脉冲切换更新增量线和时钟增量线，从而以增量方式进行更新。

8.如权利要求5所述的神经形态电路，其中，所述神经形态芯片执行所述电荷共享技术，使得使用所述非重叠脉冲切换更新减量线和时钟增量线，从而以减量方式进行更新。

9.如权利要求5所述的神经形态电路，其中，所述电容器C1和C2分别被所述一对pFET和所述一对nFET的寄生电容代替。

10.一种神经形态芯片，其包括由多个根据前述权利要求中任一项所述的神经形态电路形成的突触阵列。

11.一种方法，包括：

形成交叉开关突触阵列单元，所述交叉开关突触阵列单元包括互补金属氧化物半导体(CMOS)晶体管，所述CMOS晶体管具有由所述CMOS晶体管的栅极电压控制的导通电阻，以更新所述交叉开关突触阵列单元的权重；

形成一组行线，所述一组行线分别将所述突触阵列单元与所述突触阵列单元的第一端的多个突触前神经元串联连接；以及

形成一组列线，所述一组列线分别将所述突触阵列单元与所述突触阵列单元的第二端的多个突触后神经元串联连接，

其中，通过执行电荷共享技术来控制所述CMOS晶体管的所述栅极电压，所述电荷共享技术使用与所述一组行线和所述一组列线对齐的单元控制线上的不重叠脉冲来更新所述交叉开关突触阵列单元的所述权重。

12.如权利要求11所述的方法，其中，将所述交叉开关突触阵列单元形成为包括三个电容器C1、C2和C3以更新所述栅极电压，并且逐行执行所述电荷共享技术，使得通过使用所述电容器C1和C3以增量的方式来更新所述栅极电压，并且通过使用所述电容器C2和C3以减量的方式来更新所述栅极电压。