[发明专利]半导体装置在深睡模式中执行刷新操作

说明书

本文公开一种设备，所述设备包含：存储器单元阵列，其包含多个存储器单元；第一计数器电路，其被配置成在第一操作模式期间周期性地更新计数值；突发时钟生成器，其被配置成当所述计数值指示预定值时连续地生成突发脉冲预定次数；以及行地址控制电路，其被配置成响应于所述突发脉冲在所述存储器单元阵列上执行刷新操作。

背景技术

当正在自刷新模式中操作DRAM时，响应于周期性生成的振荡器信号自动执行刷新操作。利用此操作，恢复保存在存储器单元阵列中的易失性数据。在自刷新模式中，因为包含在DRAM中的许多内部电路不被激活，所以DRAM的消耗电流较小。然而，在自刷新模式中，因为执行周期性刷新操作，所以刷新操作所需的电路维持处于激活状态。

发明内容

描述一种用于半导体装置在深睡模式中执行刷新操作的设备和方法。在本公开的一方面中，一种设备包含：存储器单元阵列，其包含多个存储器单元；以及第一计数器电路，其被配置成在第一操作模式期间周期性地更新计数值。所述设备进一步包含：突发时钟生成器，其被配置成当计数值指示预定值时连续地生成突发脉冲预定次数；以及行地址控制电路，其被配置成响应于突发脉冲而在存储器单元阵列上执行刷新操作。

在本公开的另一方面中，一种设备包含：存储器单元阵列，其包含多个存储器单元；以及刷新控制电路，其包含被配置成生成刷新地址的刷新计数器。所述设备进一步包含：行地址控制电路，其被配置成在由刷新地址指定的存储器单元中的至少一个上执行刷新操作；以及电压生成器，其被配置成基于外部电压生成内部电压。在第一操作模式中，刷新计数器被配置成在第一周期期间更新刷新地址预定次数，且被配置成在第二周期期间保持所述刷新地址。在第二操作模式中，刷新计数器被配置成周期性地更新刷新地址。电压生成器被配置成在第一操作模式中的第二周期期间停止生成内部电压。

在本公开的另一方面中，一种设备包含被配置成周期性地更新计数值的第一电路，且包含第二电路，所述第二电路被配置成当计数值达到预定值之后流逝了预定时间时激活开始信号。所述设备进一步包含第三电路，其被配置成响应于开始信号连续地生成突发脉冲预定次数。所述预定次数是与预定值相同的值。

附图说明

图1是根据本公开的实施例的半导体装置的框图。

图2是被供应到存储器单元阵列、阵列电路和外围电路的内部电位的解释性图式。

图3是展示数据保持是否需要相应内部电位以及刷新操作是否需要相应内部电位的图式。

图4是用于阐释当半导体装置进入深睡模式时的操作的流程图。

图5是展示刷新控制电路的配置的电路图。

图6和7是用于阐释刷新控制电路的操作的时序图。

图8是生成内部电位的电路的电路图。

图9是展示图8中展示的电路的电路操作的波形图。

具体实施方式

下文将参考附图来详细解释本发明的各种实施例。以下详细描述参考附图，附图借助于说明展示其中可以实践本发明的特定方面和实施例。这些实施例经充分详细描述以使所属领域的技术人员能够实践本发明。在不脱离本发明的范围的情况下，可以利用其它实施例并且可以做出结构、逻辑和电气方面的改变。本文所公开的各种实施例不一定相互排斥，因为一些所公开的实施例可与一或多个其它所公开的实施例组合以形成新的实施例。