[发明专利]用于时间递色取样的CMOS传感器架构

说明书

本发明公开具有划分为像素群组的像素的成像方法及装置。呈现基于像素群组的全局快门及逐像素群组错开的长曝光及短曝光，其后接着每像素两个样本的读出。提供用于划分为n×n个像素的群组的拜耳彩色滤波器阵列的实例方法及装置。

相关申请案的交叉引用

本申请案主张2018年9月12日申请的第62/730,235号美国临时专利申请案及2018年9月12日申请的第18193941.4号欧洲专利申请案的优先权利，所述两个申请案的全部内容以引用的方式并入本文中。

本申请案可与2018年1月16日申请的标题为“图像去马赛克系统及方法(ImageDemosaicing System and Method)”的第62/617,709号美国临时申请案相关，所述申请案的全部内容以引用的方式并入本文中。

技术领域

本公开涉及互补式金氧半导体(CMOS)图像传感器，且更特定来说，涉及用于图像像素的时间递色取样的方法及设备。

背景技术

CMOS图像传感器的使用对于大多数消费型及专业相机系统来说是普遍存在的。如图1中展示，拜耳马赛克图案通常用于使红色、绿色及蓝色(R、G、B)色彩通道成像，且在捕获后使用去马赛克过程来估计全分辨率R、G、B图像。尤其对于消费型应用，通常使用滚动快门读出，这是因为其允许在运用每像素的最小晶体管计数的读出期间的曝光且维持低功耗。在此方法中，且每一扫描线地，每一像素电压被同时传送到传感器阵列下方的列缓冲器，且随后使用多路复用器连续地读出那些值。在传送到列缓冲器之后，所述列中的每一像素的光电二极管被复位以允许开始新的积分。针对后续列重复此过程，但在滚动快门方法中，特定行的光电二极管复位信号将相对于前一行稍微延迟(达行传送及读出时间)。沿垂直方向的此时间错开可能导致快速移动的场景对象的运动假影，最常见的是垂直或水平边缘的明显弯曲。

对于更高端的科学或专业相机，也使用全局快门技术。最常用的是图2A中展示的5晶体管(5T)像素结构，借此额外复位晶体管(RsSN)连接到光电二极管(PD)。此架构允许读取时积分(IWR)，借此将取样信号传送到浮动扩散(FD)区域且存储在此直到行的读出。归因于在读出前在FD上保持电荷时的杂散电容耦合，5T设计遭受较差的快门效率(当快门关闭时产生的非所要输出信号)。

图2B展示7T像素架构，其经由使用用于中间电荷存储的额外钉扎存储二极管(SD)来改进全局快门效率。利用此方法，在现有技术中示范双重曝光IWR机构，其允许在相同帧内依序捕获长及短曝光。相关双重取样(CDS)可用于长曝光，其能够显著降低来自所述曝光的复位噪声及固定图案(FP)噪声；双重取样(DS)被应用于短曝光，此可降低FP噪声而非复位噪声。然而，SD区域的隔离需要在CMOS传感器代工厂中并不常见的额外掺杂方法，从而使得此方法难以扩展到大量生产。

图2C展示用于帧内多快门的堆叠CMOS方法。在此方法中，顶部硅层(201)含有具有背侧照明光电二极管的4T像素阵列。使用每一光位点(photo-site)处的微凸块(202)接触，此顶层连接到含有DS/CDS电路及多曝光选择逻辑的下层阵列。像素间距为10μm，所述尺寸主要由每一单位单元中的下层电路(203)的相对复杂度确定。此堆叠设计可帮助实现改进光电二极管填充因子，这是鉴于所述设计在两个分开的层上实施。