[发明专利]步进马达的自动化速度渐变控制

权利要求书

1.一种用于步进马达加速和减速的自动化速度渐变控制的装置，包括：

振荡器，所述振荡器具有输出；

数字控制振荡器(NCO)，所述数字控制振荡器具有振荡器输入和预分频值输入以及提供时钟脉冲的输出，其中所述NCO振荡器输入联接到所述振荡器输出，并且来自所述NCO的所述时钟脉冲的频率被配置为所述振荡器的频率和所述预分频值的函数；

存储器，所述存储器用于存储多个加速和减速预分频值；和

直接存储器存取(DMA)控制电路，所述直接存储器存取控制电路联接在所述NCO预分频值输入与所述存储器之间，其中所述DMA控制电路被配置为：

针对第一数量的时钟脉冲向所述NCO提供来自所述存储器的所述加速预分频值；

在第二数量的时钟脉冲期间不向所述NCO提供值；以及

然后针对第三数量的时钟脉冲向所述NCO提供来自所述存储器的所述减速预分频值。

2.根据权利要求1所述的装置，其中所述DMA控制电路被进一步配置为在所述第二数量的时钟脉冲期间不执行所述NCO的编程。

3.根据权利要求1至2中任一项所述的装置，其中所述DMA控制电路被进一步配置为针对所述第二数量的时钟脉冲被抑制。

4.根据权利要求1至3中任一项所述的装置，其中向所述NCO提供所述加速预分频值以及向所述NCO提供所述减速预分频值包括用所述加速预分频值和所述减速预分频值对所述NCO进行编程。

5.根据权利要求1至4中任一项所述的装置，还包括联接在所述NCO的所述输出和所述DMA控制电路之间的累加器计数器，其中所述DMA控制电路被配置为在已经发生特定数量的时钟脉冲之后向所述NCO提供单个预分频值。

6.根据权利要求1至5中任一项所述的装置，还包括最大计数器，所述最大计数器联接到所述NCO的所述输出，所述最大计数器被配置为在从所述NCO接收到特定最大数量的时钟脉冲之后抑制所述NCO的操作。

7.根据权利要求1至6中任一项所述的装置，其中所述DMA控制电路包括：

脉宽调制(PWM)电路，所述脉宽调制电路具有联接到所述NCO的所述时钟输出的输入以及输出；和

数据信号调制器(DSM)，所述数据信号调制器具有联接到所述NCO的所述时钟输出的第一输入、联接到固定逻辑电平的第二输入、联接到所述DMA电路的DMA触发输入的输出，以及联接到所述PWM电路输出以用于将所述DSM的所述输出选择性地联接在其所述第一输入和所述第二输入之间的控制输入，其中所述第一输入被配置为当所述PWM电路的所述输出处于第一逻辑电平时被选择，并且当所述PWM电路的所述输出处于第二逻辑电平时选择所述第二输入。

8.根据权利要求7所述的装置，还包括联接在所述NCO的所述输出与所述DSM的所述第一输入和所述PWM电路的所述输入之间的累加器计数器，其中所述DMA电路被配置为在已经发生特定数量的时钟脉冲之后向所述NCO提供单个预分频值。

9.根据权利要求7至8中任一项所述的装置，其中所述PWM电路的占空比是可编程的，以在所述第一数量的时钟脉冲期间提供所述第一逻辑电平输出，在所述第二数量的时钟脉冲期间提供所述第二逻辑电平输出，并且在所述第三数量的时钟脉冲期间提供所述第一逻辑电平输出。

10.根据权利要求7至9中任一项所述的装置，其中所述第一逻辑电平为逻辑零并且所述第二逻辑电平为逻辑一。

11.根据权利要求7至9中任一项所述的装置，其中所述第一逻辑电平为逻辑一并且所述第二逻辑电平为逻辑零。

12.根据权利要求7至11中任一项所述的装置，其中所述DSM的所述输出被配置为在对于所述DSM的所述控制输入的控制信号的边缘上在其所述第一输入和所述第二输入之间切换。