[发明专利]确定对过程的校正

说明书

一种用于配置半导体制造过程的方法，该方法包括：基于与半导体制造过程中的过程步骤的第一操作相关联的测量以及第一采样方案来获得第一参数的第一值；使用递归神经网络基于第一值来确定第一参数的预测值；以及将第一参数的预测值用于配置半导体制造过程中的过程步骤的后续操作。

相关申请的交叉引用

本申请要求于2018年11月7日提交的EP申请18204882.7、于2019年1月9日提交的EP申请19150953.8、于2019年5月13日提交的EP申请19173992.9、以及于2019年9月25日提交的EP申请19199505.9的优先权，其全部内容通过引用并入本文。

技术领域

本发明涉及确定对过程的校正的方法、半导体制造过程、光刻装置、光刻单元及相关计算机程序产品。

背景技术

光刻装置是一种被构造为将期望图案施加到衬底上的机器。光刻装置可以用于例如制造集成电路(IC)。光刻装置可以例如将图案形成设备(例如，掩模)处的图案(通常也称为“设计布局”或“设计”)投影到设置在衬底(例如，晶片)上的辐射敏感材料(抗蚀剂)层上。

为了将图案投影在衬底上，光刻装置可以使用电磁辐射。该辐射的波长确定可以形成在衬底上的特征的最小尺寸。当前使用的典型波长为365nm(i线)、248nm、193nm和13.5nm。与使用例如波长为193nm的辐射的光刻装置相比，使用波长在范围4nm至20nm内(例如，6.7nm或13.5nm)的极紫外(EUV)辐射的光刻装置可以用于在衬底上形成较小特征。

低k₁光刻可以用于处理尺寸小于光刻装置的经典分辨率极限的特征。在这种过程中，分辨率公式可以表达为CD＝k₁×λ/NA，其中λ是所采用的辐射的波长，NA为光刻装置中投影光学元件的数值孔径，CD为“临界尺寸”(通常为所印刷的最小特征大小，但在这种情况下为半节距)，而k₁为经验分辨率因素。一般而言，k₁越小，在衬底上再现与电路设计者为了实现特定电气功能性和性能所计划的形状和尺寸类似的图案就越困难。为了克服这些难题，复杂的微调步骤可以应用于光刻投影装置和/或设计布局。这些包括例如但不限于NA的优化、定制的照射方案、使用相移图案形成设备、诸如设计布局中的光学邻近效应校正(OPC，有时也称为“光学和过程校正”)之类的设计布局的各种优化、或通常被定义为“分辨率增强技术”(RET)的其他方法。可替代地，用于控制光刻装置的稳定性的紧密控制环路可以用于改善图案在低k₁下的再现。

通过引用整体并入本文的国际专利申请WO 2015049087公开了一种获得与工业过程有关的诊断信息的方法。在执行光刻过程期间的阶段，进行对准数据或其他测量，以获得对象数据，该对象数据表示在空间上跨每个晶片分布的点处测量的位置偏差或其他参数。套刻和对准残差通常显示跨晶片的图案，这些图案被称为指纹。

在半导体制造时，关键尺寸(CD)性能参数指纹可以使用简单控制环路进行校正。通常，反馈机构使用扫描器(一种光刻装置)作为致动器来控制每个晶片平均剂量。同样，对于套刻性能参数套刻，处理工具所诱导的指纹可以通过调整扫描器致动器来校正。

稀疏显影后检查(ADI)测量被作为用于(通常为批次(run-to-run))控制扫描器的全局模型的输入。不太频繁测量的密集ADI测量用于每曝光建模(modelling perexposure)。通过使用密集数据以较高空间密度进行建模，可以对具有大残差的场执行每曝光建模。在没有对吞吐量产生不利影响的情况下，不会频繁进行需要如此较为密集计量采样的校正。