[发明专利]高压滤波器组件

说明书

本文描述的实施例适用于在所有类型的等离子体辅助的或等离子体增强的处理腔室中使用，并且还适用于基板的等离子体辅助的或等离子体增强的处理的方法。更具体地，本公开的实施例包括宽带滤波器组件，在本文中也称为滤波器组件，宽带滤波器组件配置为减少和/或防止RF泄漏电流通过与RF驱动的部件和接地直接或间接电耦接的其他电气部件从一个或多个RF驱动的部件传送到接地、具有高输入阻抗(低电流损耗)使其能与成形DC脉冲偏压应用兼容。

技术领域

本文所述实施例总体上涉及半导体制造中使用的等离子体处理腔室。

背景技术

相关技术说明

可靠地生产高深宽比特征是对于下一代超大规模集成(VLSI)和极大规模集成(ULSI)半导体元件的关键技术挑战之一。形成高深宽比特征的一种方法使用等离子体辅助蚀刻工艺(诸如反应离子蚀刻(RIE)等离子体工艺)以在基板的材料层(诸如介电层)中形成高深宽比开口。在典型的RIE等离子体工艺中，等离子体形成在RIE处理腔室中，并且将来自等离子体的离子朝向基板表面加速，以在基板表面上形成的掩模层下方设置的材料层中形成开口。

当前等离子体处理腔室与工艺的挑战包括在等离子体处理期间控制临界尺寸均匀性，这要求以受控的方式加热静电卡盘组件。嵌入在介电材料中的多区域加热组件用于加热静电卡盘组件。典型的反应离子蚀刻(RIE)等离子体处理腔室包括射频(RF)偏压发生器、金属底板，射频(RF)偏压发生器将RF电压供应到“功率电极(power electrode)”，金属底板嵌入在基板支撑组件中，所述金属底板更常被称为“阴极”。功率RF偏压电极经由介电材料(例如，陶瓷材料)层电容耦接至多区域静电卡盘加热组件，介电材料层为ESC组件的一部分。功率电极与多区域静电卡盘加热之间的强电容耦接为大量RF电流流向接地提供路径，这导致RF偏压波形的加载和RF功率的损失。从RF驱动的部件到接地的硬件部件的不期望地大的RF电流可能导致许多不期望的效果，这包括减少可以有效地提供给功率电极的RF功率的量(即，降低RF传输效率)，可能产生人员安全问题，并且可能对辅助电气和硬件部件造成不希望的损坏。当提供给功率电极的RF功率包括宽范围的RF频率时，防止这些不期望效果的能力变得更加难以实现。大部分传统的RF滤波技术被调谐以阻挡从RF功率提供的窄范围频率，以防止生成的RF能量损坏连接到RF驱动的电路的外部电气部件和辅助电气部件。随着半导体元件的深宽比变得更高，需要更高的离子能量来蚀刻这些特征。为了实现更高的离子能量，趋势是转向更低的频率和更高的功率，这使得滤波器设计更具挑战性。具体而言，可以使用低频且具有宽频谱的成形DC脉冲，这是使用传统滤波设计所最难滤波的。

因此，需要最小化和/或防止不期望地大的RF电流通过一个或多个接地的腔室硬件部件输送到接地的设备和方法。

发明内容

在一个示例中，公开了一种滤波器组件。滤波器组件包括多个阻抗产生元件，所述多个阻抗产生元件在滤波器组件的输入端与输出端之间以串联方式电耦接。滤波器组件进一步包括第一接地阻抗产生元件。滤波器组件进一步包括第二接地阻抗产生元件。阻抗产生元件通过第一导电引线和第二导电引线以串联方式电耦接在一起。阻抗产生元件各自包括共模扼流圈，所述共模扼流圈是通过将第一导电引线和第二导电引线围绕环形芯缠绕来形成的。第一接地阻抗产生元件耦接至接地并在两个相邻定位的串联连接的阻抗产生元件之间的一点处耦接至第一导电引线。第二接地阻抗产生元件耦接至接地并在两个相邻定位的串联连接的阻抗产生元件之间的一点处耦接至第二导电引线。