[发明专利]基板制造的方法和设备

说明书

本文提供基板制造的方法和设备。例如，所述设备可包括群集工具，其包括真空传送模块(VTM)，其配置为在真空条件下接收具有多晶硅插塞(多晶插塞)的硅基板，且在不中断真空的情况下将基板传送至多个处理腔室和从多个处理腔室传送基板，每一处理腔室独立地连接至VTM，以在基板上执行多个DRAM位线工艺中的对应一个，多个处理腔室包括：预清洁腔室，其配置为从基板的表面移除原生氧化物；阻挡金属沉积腔室，其配置为在硅基板上的多晶插塞的表面上沉积阻挡金属；阻挡层沉积腔室，其配置为在阻挡金属的表面上沉积至少一种材料；位线金属沉积腔室，其配置为在阻挡层的表面上沉积至少一种材料；和硬掩模沉积腔室，其配置为在位线金属的表面上沉积至少一种材料。

技术领域

本公开内容大体涉及用于基板制造的方法和设备，且更具体地涉及用于动态随机存取存储器(DRAM)位线(bit line)堆叠工艺的群集工具和方法。

背景技术

传统的DRAM位线堆叠工艺使用多个不同的/独立的工具在具有多晶硅插塞(polysilicon plug)(多晶插塞)的基板(例如，晶片)上执行对应工艺，所述多晶硅插塞是预先制造在基板上的。举例而言，通常在基板上执行的工艺可包括一种或更多种类型的预清洁工艺、阻挡金属沉积、阻挡层沉积、位线金属沉积、硬掩模沉积，等等。

发明人已观察到，已沉积膜上的氧化(其可能由于将基板暴露于大气压条件下而引起)可能发生于多晶插塞制造之后，且可能在基板上所执行的每一后续工艺(例如，多晶插塞至阻挡金属沉积、阻挡金属沉积至阻挡层沉积、阻挡层沉积至位线金属沉积，等等)之后继续发生。氧化可导致基板上的电阻缺陷(亦即，缺乏欧姆接触)，以及基板的材料性能劣化。

因此，发明人提供了处理用于(例如)DRAM位线堆叠工艺的基板的改良方法和设备。

发明内容

本文中提供用于基板制造的方法和设备。根据本公开内容的方面，提供一种用于在多晶插塞制造之后在基板上执行DRAM位线堆叠工艺的群集工具。在一些实施方式中，所述群集工具包括：前端模块、真空传送模块(VTM)、和多个处理腔室，每一处理腔室独立地连接至VTM，以接收基板并在基板上执行多个DRAM位线工艺中的对应一个。

根据本公开内容的方面，提供一种用于在多晶插塞制造之后在基板上执行DRAM位线堆叠工艺的方法。在一些实施方式中，所述方法包括：将基板装载至群集工具的前端模块中，以及使用群集工具的VTM将基板从前端模块传送至多个处理腔室的至少一者，并在基板上执行多个DRAM位线工艺中的至少一者。

根据本公开内容的方面，提供一种具有存储于其上的多个指令的非暂时性计算机可读存储介质，当由处理器执行时多个指令执行用于在多晶插塞制造之后在基板上执行DRAM位线堆叠工艺的方法。在一些实施方式中，所述方法包括：将基板装载至群集工具的前端模块中，以及使用群集工具的VTM将基板从前端模块传送至多个处理腔室的至少一者，并在基板上执行多个DRAM位线工艺中的至少一者。

以下描述本公开内容的其他和进一步的实施方式。

附图说明

通过参照在附图中所描绘的本公开内容的说明性实施方式，可理解以上简要概述并在以下更详细地论述的本公开内容的实施方式，其中：

图1为根据本公开内容的至少一些实施方式的群集工具的图式。

图2为根据本公开内容的至少一些实施方式的用于基板制造的方法的流程图；和

图3为根据本公开内容的至少一些实施方式的基板的图。

为了便于理解，在可能的情况下，已使用相同的元件符号来表示各图中所共有的相同元件。各图并未按比例绘制，且可能为了清楚而简化。一个实施方式的元件和特征可有益地并入其他实施方式中而无需进一步叙述。

具体实施方式