[发明专利]实现掩蔽向量指令的系统和方法在审
申请号: | 201980075025.9 | 申请日: | 2019-09-18 |
公开(公告)号: | CN113015958A | 公开(公告)日: | 2021-06-22 |
发明(设计)人: | 玛雅·穆吉尔;M·森蒂尔威兰 | 申请(专利权)人: | 优创半导体科技有限公司 |
主分类号: | G06F9/30 | 分类号: | G06F9/30;G06F9/38 |
代理公司: | 北京泛华伟业知识产权代理有限公司 11280 | 代理人: | 王勇 |
地址: | 美国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 实现 掩蔽 向量 指令 系统 方法 | ||
1.一种处理器,包括:
包括长度寄存器的寄存器文件;
包括多个向量寄存器的向量寄存器文件;
包括多个掩码寄存器的掩码寄存器文件;以及
向量指令执行电路,其通信地耦合到所述寄存器文件、所述向量文件和所述掩码寄存器文件,以执行第一掩蔽向量指令,所述第一掩蔽向量指令包括表示所述长度寄存器的第一长度寄存器标识符、表示所述向量寄存器文件的第一向量寄存器的第一向量寄存器标识符、以及表示所述掩码寄存器文件的第一掩码寄存器的第一掩码寄存器标识符,其中
所述长度寄存器用于存储表示要对在所述第一向量寄存器中存储的数据元素应用的多个操作的长度值,
所述第一掩码寄存器用于存储多个掩码位,以及,
所述多个掩码位中的第一掩码位确定所述操作中相应第一个操作是否产生效果。
2.根据权利要求1所述的处理器,其中,所述第一掩蔽向量指令是掩蔽可变长度向量指令,其中,所述操作的数量与在所述第一掩码寄存器中存储的所述多个掩码位的数量相同,并且其中所述多个掩码位中的每一个用于控制所述操作中的相应一个操作。
3.根据权利要求1所述的处理器,其中,所述第一掩蔽向量指令是掩蔽可变长度向量指令,其中,所述操作的数量大于在所述第一掩码寄存器中存储的所述多个掩码位的数量,并且其中所述多个掩码位中的每一个控制所述操作中的相应一组操作。
4.根据权利要求1所述的处理器,其中一组操作被应用于在所述向量寄存器文件的一组向量寄存器中存储的一组数据元素。
5.根据权利要求1所述的处理器,其中,响应于确定所述第一掩码位被设置,所述向量指令执行电路将执行以下至少之一:
防止第一操作产生中断,
响应于确定第一操作针对存储器位置,防止第一操作修改存储器位置处的内容,
响应于确定第一操作针对第一数据元素,防止第一操作修改第一向量寄存器的相应第一数据元素,或者
响应于确定第一操作针对第二掩码寄存器中的第二掩码位,防止第一操作修改所述掩码寄存器文件的第二掩码寄存器中的相应第二掩码位。
6.根据权利要求1所述的处理器,其中响应于确定未设置第一掩码位,所述向量指令执行电路允许对所述第一向量寄存器中的对应数据元素应用第一操作。
7.根据权利要求1所述的处理器,其中,所述第一掩蔽向量指令还包括第二掩码寄存器标识符,所述第二掩码寄存器标识符表示用于存储所述多个掩码位的第二掩码寄存器。
8.根据权利要求1所述的处理器,其中,预留第二掩码寄存器以存储所述多个掩码位。
9.根据权利要求8所述的处理器,其中所述第一掩蔽向量指令将隐式地使用所述第二掩码寄存器,而不在所述第一掩蔽向量指令中调用明确的第二掩码寄存器标识符。
10.根据权利要求9所述的处理器,其中,所述向量指令执行电路用于执行第二掩蔽向量指令,所述第二掩蔽向量指令包括:表示所述寄存器文件的第二长度寄存器的第二长度寄存器标识符、表示第三掩码寄存器的第三掩码寄存器标识符、表示第四掩码寄存器的第四掩码寄存器标识符、表示第五掩码寄存器的第五掩码寄存器标识符,以及对运算符的引用,其中,所述第二掩蔽向量指令的执行包括:
将所述运算符应用于所述第三掩码寄存器中的第一掩码位和所述第四掩码寄存器中的第一掩码位;
根据应用所述运算符的结果设置所述第五掩码寄存器的第一掩码位;以及
根据所述结果设置所述第二个掩码寄存器的第一掩码位。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于优创半导体科技有限公司,未经优创半导体科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201980075025.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:工件冷压加工成形装置和方法
- 下一篇:ALPHADECK-大面积平板模板系统