[发明专利]半导体基板及其制造方法以及半导体元件的制造方法

说明书

本发明涉及一种半导体基板及其制造方法以及使用所述半导体基板的半导体元件的制造方法。为了即便在将去除层去除后，也不使基底基板的表面与已分离的半导体外延层的底面接合，半导体基板(1)具有基底基板(101)、设置于基底基板(101)上的第一去除层(104)、设置于第一去除层(104)的上方的第二去除层(105)、以及设置于第二去除层(105)的上方的半导体外延层(103)，且第二去除层(105)相对于规定的蚀刻材料的蚀刻速度大于第一去除层(104)相对于规定的蚀刻材料的蚀刻速度。

技术领域

本发明涉及一种半导体基板、半导体基板的制造方法以及使用所述半导体基板的半导体元件的制造方法。

背景技术

之前，已知有如下的技术：在半导体基板上形成去除层及半导体外延层，通过蚀刻来将去除层去除，由此将半导体外延层自半导体基板上分离(例如，参照专利文献1)。

现有技术文献

专利文献

专利文献1：日本专利第3813123号公报

发明内容

发明所要解决的问题

在专利文献1中记载的技术中，在作为用于使半导体外延层成长的基底基板的GaAs基板上形成去除层及半导体外延层后，利用氢氟酸等蚀刻液来将去除层去除，由此将半导体外延层自GaAs基板上分离。在所述方法中，设想当将半导体外延层自GaAs基板上分离时，GaAs基板及半导体外延层的蚀刻速度与去除层的蚀刻速度相比格外小。

在通过蚀刻来将去除层去除的情况下，与去除层接触的GaAs基板的表面及半导体外延层的底面变成非常平坦的面。其结果，产生如下的问题：在通过蚀刻来将去除层去除后，存在GaAs基板的表面与已分离的半导体外延层的底面接合的情况。若在通过蚀刻来将去除层去除后GaAs基板的表面与半导体外延层的底面接合，则无法将半导体外延层自GaAs基板上分离，因此要求一种即便在将去除层去除后，也不使GaAs基板的表面与已分离的半导体外延层的底面接合的技术。

因此，本发明是鉴于这些问题点而成，其目的在于即便在将去除层去除后，也不使基底基板的表面与已分离的半导体外延层的底面接合。

解决问题的技术手段

本发明的第一实施例的半导体基板具有：基底基板；第一去除层，设置于所述基底基板上；第二去除层，设置于所述第一去除层的上方；以及半导体外延层，设置于所述第二去除层的上方；且所述第二去除层相对于规定的蚀刻材料的蚀刻速度大于所述第一去除层相对于所述规定的蚀刻材料的蚀刻速度。所述第一去除层的厚度也可大于所述第二去除层的厚度。

在通过使用所述规定的蚀刻材料的蚀刻来去除了所述第二去除层时露出的所述第一去除层的表面也可比所述半导体外延层的所述第二去除层侧的面粗糙。

所述基底基板由GaAs所组成，所述半导体外延层由Al_tGa_1-tAs(0≤t≤1)所组成，所述第一去除层由Al_xGa_1-xAs(0.6＜x≤0.8)所组成，所述第二去除层也可由Al_yGa_1-yAs(0.7＜y≤1，y＞x)所组成。所述半导体外延层也可由Al_tGa_1-tAs(0≤t≤0.6)所组成。

所述基底基板由InP所组成，所述半导体外延层也可为In_1-xGa_xAs_yP_1-y(0≤x，y≤1)。

也可进而具有设置于所述第一去除层与所述第二去除层之间的第三去除层，且所述第三去除层相对于所述规定的蚀刻材料的蚀刻速度大于所述第一去除层相对于所述规定的蚀刻材料的蚀刻速度，并且小于所述第二去除层相对于所述规定的蚀刻材料的蚀刻速度。