[发明专利]用于制作电荷平衡（CB）沟槽金属氧化物半导体场效应晶体管（MOSFET）器件的技术

权利要求书

1.一种电荷平衡(CB)沟槽金属氧化物半导体(MOS)器件，包括：

电荷平衡(CB)层，所述CB层限定在第一外延(epi)层内并且具有第一导电类型，其中，所述CB层包括具有第二导电类型的多个电荷平衡(CB)区；

器件层，所述器件层限定在第二epi层中并且具有所述第一导电类型，所述器件层布置在所述CB层上，其中，所述器件层包括：

具有所述第一导电类型的源极区，所述源极区布置在所述第二epi层的上表面处；

具有所述第二导电类型的基极区，所述基极区布置在所述源极区下方；

沟槽特征，所述沟槽特征从所述第二epi层的上表面延伸到所述基极区下方的深度；以及

具有所述第二导电类型的屏蔽区，所述屏蔽区至少部分地布置在所述沟槽特征的底表面处；以及

具有所述第二导电类型的电荷平衡(CB)总线区，所述CB总线区在所述CB层的多个CB区与所述器件层的具有所述第二导电类型的至少一个区之间延伸并且将所述CB层的多个CB区电耦接到所述器件层的具有所述第二导电类型的至少一个区。

2.如权利要求1所述的CB MOS器件，其中，所述CB总线区从布置在所述源极区上的源极触点通过欧姆接触电耦接到所述多个CB区。

3.如权利要求1所述的CB MOS器件，其中，所述屏蔽区的宽度大于所述沟槽特征的宽度，并且其中，所述沟槽特征的深度大于所述沟槽特征的宽度。

4.如权利要求1所述的CB MOS器件，其中，与所述CB MOS器件相关联的节距介于2.5微米(μm)与4μm之间，并且其中，所述沟槽特征的宽度范围为1μm到1.5μm。

5.如权利要求1所述的CB MOS器件，其中，所述基极区布置在所述CB MOS器件的有源区域中。

6.如权利要求1所述的CB MOS器件，其中，所述CB总线区包括第一植入区，所述第一植入区基本上与第二植入区对准。

7.如权利要求1所述的CB MOS器件，其中，所述CB总线区从布置在所述源极区上的源极触点通过欧姆接触电耦接到所述多个CB区。

8.如权利要求1所述的CB MOS器件，包括增强掺杂区，所述增强掺杂区布置在所述基极区下方。

9.如权利要求1所述的CB MOS器件，其中，所述CB总线区在所述多个CB区与所述CB MOS器件的有源区域中的体区之间延伸并将所述多个CB区电耦接到所述CB MOS器件的有源区域中的体区。

10.如权利要求1所述的CB MOS器件，其中，所述CB总线区在所述CB MOS器件的高架区域中形成并且电耦接到也在所述CB MOS器件的高架区域中形成的体区。

11.如权利要求1所述的CB MOS器件，其中，所述第一导电类型由p型掺杂剂产生。

12.如权利要求1所述的CB MOS器件，包括附加的沟槽特征。

13.如权利要求1所述的CB MOS器件，其中，所述屏蔽区仅部分地布置在所述沟槽特征之下。

14.一种制造电荷平衡(CB)沟槽金属氧化物半导体(MOS)器件的方法，所述方法包括：

通过在具有第一导电类型的第一外延(epi)层内植入多个电荷平衡(CB)区来从所述第一epi层形成电荷平衡(CB)层；

从布置在所述CB层上的第二epi层形成器件层；

在所述器件层上方形成高能量植入掩模；以及

执行植入以形成电荷平衡(CB)总线区，所述CB总线区具有第二导电类型并且具有延伸到所述器件层和所述CB层的部分中的深度，其中，所述CB总线区将所述多个CB区电耦接到所述器件层的具有所述第二导电类型的区。