[发明专利]逻辑电路系统封装

权利要求书

1.一种用于可更换打印设备部件的逻辑电路系统封装，所述逻辑电路系统封装包括用于与打印设备逻辑电路通信的接口以及至少一个逻辑电路，所述至少一个逻辑电路被配置为：

经由所述接口接收接通所述逻辑电路系统封装的时钟发生器的请求；

经由所述接口接收选择内部时钟信号以进行采样的请求；

经由所述接口接收参考时钟信号；并且

经由所述接口发送数字值，所述数字值指示在所述参考时钟信号的预定数量的周期期间所选择的内部时钟信号的周期计数。

2.如权利要求1所述的逻辑电路系统封装，其中，所述至少一个逻辑电路包括用于生成所述内部时钟信号的时钟发生器。

3.如权利要求1或2所述的逻辑电路系统封装，其中，所述时钟发生器包括环形振荡器。

4.如权利要求3所述的逻辑电路系统封装，其中，所述选择内部时钟信号以进行采样的请求指示环形振荡器时钟信号、从所述环形振荡器时钟信号得到的系统时钟信号、或从所述环形振荡器时钟信号得到的逐次逼近寄存器(SAR)时钟信号。

5.如权利要求4所述的逻辑电路系统封装，其中，所述至少一个逻辑电路包括系统时钟分频器，所述系统时钟分频器用于对所述环形振荡器时钟信号进行分频，以生成所述系统时钟信号。

6.如权利要求4或5所述的逻辑电路系统封装，其中，所述至少一个逻辑电路包括SAR时钟分频器，所述SAR时钟分频器用于对所述环形振荡器时钟信号进行分频，以生成所述SAR时钟信号。

7.如权利要求4至6中任一项所述的逻辑电路系统封装，其中，所述至少一个逻辑电路被配置为：

经由所述接口接收系统时钟分频器参数，所述系统时钟分频器参数用于配置所述系统时钟分频器以对所述环形振荡器时钟信号进行分频，以生成所述系统时钟信号；并且

经由所述接口接收SAR时钟分频器参数，所述SAR时钟分频器参数用于配置所述SAR时钟分频器以对所述环形振荡器时钟信号进行分频，以生成所述SAR时钟信号。

8.如权利要求1至7中任一项所述的逻辑电路系统封装，其中，所述数字值包括两个字节。

9.如权利要求1至8中任一项所述的逻辑电路系统封装，其中，所述参考时钟信号的周期的所述预定数量等于八个周期。

10.如权利要求1至9中任一项所述的逻辑电路系统封装，其中，所述接口包括I2C接口，并且

其中，所述参考时钟信号包括通过所述I2C接口接收的I2C时钟信号。

11.一种逻辑电路系统封装，包括：

I2C接口；

时钟发生器，用于生成第一时钟信号；

时钟发生器测试控制器，用于通过所述I2C接口接收I2C时钟信号；以及

计数器，所述计数器由所述时钟发生器测试控制器控制，以对在所述I2C时钟信号的预定数量的周期期间所述第一时钟信号的周期进行计数。

12.如权利要求11所述的逻辑电路系统封装，进一步包括：

第一时钟分频器，用于基于所述第一时钟信号生成第二时钟信号。

13.如权利要求12所述的逻辑电路系统封装，进一步包括：

第二时钟分频器，用于基于所述第一时钟信号生成第三时钟信号。

14.如权利要求13所述的逻辑电路系统封装，进一步包括：

选择电路，用于将所述第一时钟信号、所述第二时钟信号、和所述第三时钟信号中的一者传递给所述计数器。