[发明专利]接合的三维存储器器件及其通过用源极层替换承载衬底的制造方法

说明书

本公开提供了一种三维存储器器件，该三维存储器器件可包括形成在承载衬底上方的绝缘层和间隔物材料层的交替堆叠。间隔物材料层形成为导电层，或者随后被该导电层替换。存储器堆叠结构穿过交替堆叠形成。每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜。漏极区和位线可形成在存储器堆叠结构上方以提供存储器管芯。存储器管芯可接合到逻辑管芯，该逻辑管芯包含用于支持存储器管芯内的存储器单元的操作的外围电路。通过移除承载衬底来物理地暴露竖直半导体沟道中的每个竖直半导体沟道的远侧端部。源极层直接形成在竖直半导体沟道中的每个竖直半导体沟道的远侧端部上。可在源极层上形成接合焊盘。

相关申请

本申请要求提交于2019年2月13日的美国非临时专利申请序列号16/274,687的优先权权益，该美国非临时专利申请的全部内容以引用的方式并入本文。

技术领域

本公开整体涉及半导体器件领域，并且具体地讲，涉及接合的三维存储器器件及其通过用源极层和接触结构替换承载衬底的制造方法。

背景技术

包括每个单元具有一个位的三维竖直NAND串的三维半导体器件在T.Endoh等人的标题为“具有堆叠的围绕栅极晶体管(S-SGT)结构化单元的新型超高密度存储器(NovelUltra High Density Memory With A Stacked-Surrounding Gate Transistor(S-SGT)Structured Cell)”，IEDM Proc.(2001)33-36的文章中公开。用于执行竖直NAND串中的存储器单元的写入、读取和擦除操作的支持电路通常由形成在与三维存储器器件相同的衬底上的互补金属氧化物半导体(CMOS)器件提供。

发明内容

根据本公开的一个方面，一种三维存储器器件包括：绝缘层和导电层的交替堆叠；存储器堆叠结构，该存储器堆叠结构延伸穿过交替堆叠，其中存储器堆叠结构中的每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜；漏极区，该漏极区位于竖直半导体沟道中的相应一个竖直半导体沟道的第一端部；源极层，该源极层具有第一表面和第二表面，其中第一表面位于竖直半导体沟道中的每个竖直半导体沟道的第二端部。竖直半导体沟道中的每个竖直半导体沟道的第一端部比竖直半导体沟道中的每个竖直半导体沟道的第二端部更靠近逻辑管芯。半导体晶圆不位于源极层的第二表面上方。

根据本公开的另一方面，提供了一种形成三维存储器器件的方法，该方法包括：在承载衬底上方形成绝缘层和间隔物材料层的交替堆叠，其中间隔物材料层形成为导电层或随后被导电层替换；形成穿过交替堆叠的存储器堆叠结构，其中存储器堆叠结构中的每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜；通过移除承载衬底来物理地暴露竖直半导体沟道中的每个竖直半导体沟道的远侧端部；以及在竖直半导体沟道中的每个竖直半导体沟道的远侧端部上直接形成源极层。

附图说明

图1是根据本公开的实施方案的包括承载衬底的示例性结构的示意性竖直剖面图。

图2是根据本公开的实施方案的在形成绝缘层和牺牲材料层的交替堆叠体之后的示例性结构的示意性竖直剖面图。

图3是根据本公开的实施方案的在形成阶梯式表面和阶梯式介电材料部分之后的示例性结构的示意性竖直剖面图。

图4A是根据本公开的实施方案的在形成存储器开口和支撑开口之后的示例性结构的示意性竖直剖面图。

图4B是图4A的示例性结构的俯视图。竖直平面A-A’为图4A的剖面的平面。

图5A至图5F是根据本公开的实施方案的在存储器堆叠结构、任选的介电核心和漏极区形成于其中期间位于示例性结构内的存储器开口的顺序示意性竖直剖面图。

图6是根据本公开的实施方案的在形成存储器堆叠结构和支撑柱结构之后的示例性结构的示意性竖直剖面图。