[发明专利]在存储器设备中的编程恢复期间抑制编程干扰

说明书

在存储器设备中的编程操作的编程恢复阶段期间抑制编程干扰。当编程干扰的风险由于诸如温度、选定字线的位置、编程‑擦除循环的数量和编程脉冲量值的因素而更大时，可增大恢复阶段的持续时间。在其他方法中，通过相对于源极侧字线的电压的斜降提供漏极侧字线的电压的早期斜降、相对于选择栅极电压的斜降提供被抑制NAND串的位线电压的早期斜降、或者相对于漏极侧字线的恢复电压为源极侧字线设置较低的恢复电压，来降低编程干扰的风险。

背景技术

本技术涉及存储器设备的操作。

半导体存储器设备已经变得越来越普遍用于各种电子设备。例如，非易失性半导体存储器用于蜂窝电话、数字相机、个人数字助理、移动计算设备、非移动计算设备以及其他设备。

电荷存储材料(诸如浮栅)或电荷俘获材料可以用于此类存储器设备中以存储表示数据状态的电荷。电荷俘获材料可以被垂直布置在三维(3D)堆叠的存储器结构中，或者被水平布置在二维(2D)存储器结构中。3D存储器结构的一个示例是位成本可扩展(BiCS)体系结构，该体系结构包括交替的导电层和介电层的堆叠。

存储器设备包括存储器单元，这些存储器单元可被串联布置成NAND串(例如，NAND链)，例如，其中选择栅极晶体管设置在NAND串的末端以选择性地将NAND串的沟道连接到源极线或位线。然而，在操作此类存储器设备时存在各种挑战。

附图说明

图1A是示例存储器设备的框图。

图1B描绘了图1A的温度感测电路116的示例。

图2是示出图1A的感测块51的一个实施方案的框图。

图3描绘了图1A的用于将电压提供给存储器单元的块的功率控制模块115的示例具体实施。

图4是存储器设备500的透视图，该存储器设备包括图1A的存储器结构126的示例性3D配置中的一组块。

图5描绘了示例晶体管520。

图6A描绘了图4的BLK0的一部分的示例性截面视图，其包括NAND串700n和710n。

图6B描绘了图6A的堆叠的区622的近距离视图。

图7描绘了与图4和图6A一致的块BLK0中的NAND串的示例性视图。

图8A描绘了与图6A一致的存储器单元的块BLK0的一部分的示例性剖视图。

图8B描绘了图8A的块BLK0的该部分的示例性顶视图。

图8C分别描绘了图8B中的行R3和R4的示例性NAND串859和860，示出了导致WL4的存储器单元893的编程干扰的电子的移动。

图8D对于SGS晶体管886的不同Vth电平描绘了读取误差数量与Vsgs的曲线图。

图9A描绘了为VWLunsel使用长斜降时间从Vprogram pass转变到Vrecovery，由于将行2的存储器单元编程为F和G状态而引起的编程干扰而导致的图8B的子块SB0的行1和3中的Er状态存储器单元的Vth分布的曲线图。

图9B描绘了为VWLunsel使用长斜降时间从Vprogram pass转变到Vrecovery，由于将行2的存储器单元编程为F和G状态并将行3的存储器单元编程为G状态而引起的编程干扰而导致的图8B的子块SB0的行1和4中的Er状态存储器单元的Vth分布的曲线图。

图9C描绘了为VWLunsel使用长斜降时间从Vprogram pass转变到Vrecovery，由于将行2的存储器单元编程为F和G状态并将行3和4的存储器单元编程为G状态而引起的编程干扰而导致的图8B的子块SB0的行1中的Er状态存储器单元的Vth分布的曲线图。