[发明专利]用于微电子器件的直接接合的界面中的电容性耦合

说明书

提供了用于微电子器件的直接接合的界面中的电容性耦合。在一实施方式中，微电子器件包括在接合界面处直接接合在一起的第一管芯和第二管芯、通过金属‑金属直接接合在接合界面处形成的第一管芯和第二管芯之间的导电互连件、以及在接合界面处形成的第一管芯和第二管芯之间的电容性互连件。直接接合工艺在两个管芯的介电表面之间产生直接接合，在两个管芯的相应导电互连件之间产生直接接合，以及在接合界面处在两个管芯之间产生电容性耦合。在一实施方式中，每条信号线在接合界面处的电容性耦合包括每条信号线在接合界面处形成电容器的介电材料。电容性耦合产生于相同的直接接合工艺，该相同的直接接合工艺在相同的接合界面处产生直接接合在一起的导电互连件。

相关申请的交叉引用

本申请要求2018年12月6日提交的美国专利申请第16/212,248号的优先权的权益，该美国专利申请第16/212,248号是2018年6月27日提交的申请第16/020,654号的部分继续申请，该申请第16/020,654号是要求了2015年9月28日提交的美国临时专利申请第62/234,022号的优先权的权益的2016年8月25日提交的美国专利申请第15/247,705号(现在是2018年7月24日公布的美国专利第10,032,751号)的分案申请，所有这些申请通过引用全部并入本文。

背景技术

直接接合和直接混合接合有时需要临界公差。当可以设计在接合界面处耦合电源、地线和信号线的各种方式时，这些工艺可以变得更加宽容，例如，允许一些未对准，并允许较低的临界公差，以便以更高的接合成品率提供更可靠的封装件。

此外，晶片级封装件和微电子元件的尺寸减小有时会被难以小型化的组件的必要包含所抑制。例如，有时封装件依赖于分立电容的相对较大尺寸。如果封装件不必依赖于大的组件，则封装件可以做得更小。在其它情况下，集成电路设计中需要一定值的电容，并且如果可以将电容内置到晶片级封装件设计中，则可以简化构造过程。

发明内容

提供了微电子器件的直接接合的界面中的电容性耦合。在一实施方式中，微电子器件包括在接合界面处直接接合在一起的第一管芯和第二管芯、通过金属-金属直接接合在接合界面处形成的第一管芯和第二管芯之间的导电互连件、以及第一管芯和第二管芯之间的在接合界面处形成的电容性互连件。直接接合工艺在两个管芯的介电表面之间产生直接接合，在两个管芯的相应导电互连件之间产生直接接合，以及在接合界面处在两个管芯之间产生电容性耦合。在一实施方式中，每条信号线在接合界面处的电容性耦合包括每条信号线在接合界面处形成电容器的介电材料。电容性耦合产生于相同的直接接合工艺，该相同的直接接合工艺在相同的接合界面处产生直接接合在一起的导电互连件。

本发明内容不旨在识别所要求保护的主题的关键或基本特征，也不旨在用作限制所要求保护的主题的范围的辅助。

附图说明

下文将参照附图描述本公开的某些实施方式，其中相同的附图标记表示相同的元件。然而，应当理解，附图示出了本文中描述的各种实施方式，并且不意味着限制本文中描述的各种技术的范围。

图1是包括与超薄介电层的示例电容性耦合的示例晶片级封装结构100的图。

图2是示例晶片级封装结构的示图，其中超薄介电层包括两个组件介电层。

图3是另一示例晶片级封装结构的示图，其中超薄介电层包括多个组件介电层。

图4是包括具有交错导电板的电容性界面的示例晶片级封装件的图。

图5是用于制作包括电容性界面的耦合的电容性晶片级封装件的示例工艺的示图。

图6是第一管芯和第二管芯之间的示例直接接合的界面的示图，其包括与通过相同直接接合工艺形成的一个或多个电容性互连件在相同接合平面中的一个或多个直接接合的导电互连件。