[发明专利]具有MOS结构和应力件的碳化硅功率器件

说明书

本申请提供了具有MOS结构的碳化硅功率器件(100)，其中由两个应力件(410、420)将应力引入沟道区(115、125)，以将存在于栅极绝缘层(131)与沟道区(115、125)之间的界面处的陷阱的能级推进导带，以便陷阱不会对器件特性产生负面影响。

技术领域

本发明涉及包括MOS结构的碳化硅功率器件。

背景技术

通过US 2014/077232 A1已知能够抑制阈值电压的时间变化的半导体器件及其制造方法。US 2014/077232 A1中公开的半导体器件包括彼此分隔开的在半导体衬底上形成的漂移层、在漂移层的表层中形成的第一阱区、在漂移层和第一阱区的每一者上延伸形成的栅极绝缘膜、在栅极绝缘膜上选择性形成的栅电极、贯穿栅极绝缘膜并达到第一阱区的每一者内部的源接触孔以及在源接触孔的至少一侧表面形成的残留有压缩应力的残余压缩应力层。

通过US 2005/181536 A1已知在SiC半导体器件的载流子流动的区域中将应力施加至SiC晶体，以改变SiC晶体的晶格间隔。由于其底部的导带的退化消失了，因为防止了带间散射，并且由于晶体晶格间隔的变化而减小了有效电子质量，因此改善了SiC晶体中的载流子迁移率，降低了SiC晶体的电阻，并从而减小了SiC半导体器件的导通电阻。

根据US 2008/251854 A1，硅半导体器件可以包括p-沟道半导体有源区、n-沟道半导体有源区、将p-沟道半导体有源区与n-沟道半导体有源区电隔离的元件隔离绝缘层以及由不同于元件隔离绝缘层的材料制成的绝缘层，并且绝缘层与p-沟道半导体有源区沿其沟道长度方向上的两端接触，以沿沟道长度方向施加压缩应力到p-沟道半导体有源区的沟道，其中p-沟道半导体有源区被绝缘层围绕，绝缘层与p-沟道半导体有源区沿沟道长度方向上的两端接触，并且p-沟道半导体有源区被元件隔离绝缘层围绕，元件隔离绝缘层与p-沟道半导体有源区的与沟道长度方向大致平行的侧面接触，并且n-沟道半导体有源区被元件隔离绝缘层围绕。

功率半导体器件被用作控制流过各种电子系统的电流的开关。许多这些已知的功率半导体器件利用金属氧化物半导体(MOS)结构。包括MOS结构的器件例如是被设计为处理显著功率级别的功率MOS场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT)。功率MOSFET有各种不同的配置，最常见的配置是垂直功率MOSFET、横向功率MOSFET、三栅极MOSFET和环绕栅MOSFET。尽管硅(Si)是最常见的并且是众所周知的用于功率半导体器件的半导体材料，但是与常用的硅(Si)相比，碳化硅(SiC)提供了许多用于高压功率半导体的有吸引力的特性。示例性地，SiC的更高的击穿场强和高的导热性使得制造的器件远远胜过目前对应的Si器件，并能够到达其它方式达不到的效率水平。SiC MOSFET提供了优于传统Si功率MOSFET的动态性能。另一方面，在SiC与栅极绝缘层之间的界面处的陷阱以及在栅极绝缘层下方的SiC材料的前几纳米中的陷阱显著影响了基于SiC的MOSFET器件的特性。特别地，前述陷阱修改了阈值电压，降低了亚阈值斜率的陡度，增加了截止状态下的漏电流并减小了导通状态下的电流量。现有技术的努力集中于避免在栅极绝缘层与下方沟道区的SiC材料之间的界面处或附近出现这种陷阱。

发明内容

考虑到现有技术的以上缺陷，本发明的目的是提供包括MOS结构的碳化硅功率器件，该器件能够以最有效的方式克服上述在SiC与栅极绝缘层之间的界面处以及在栅极绝缘层下方的SiC的前几纳米中的陷阱的不利影响。

本发明的目的通过本发明的碳化硅功率器件实现。本发明的进一步情况在下文中详细说明。