[发明专利]用于在存储器装置中组织数据的设备和方法

说明书

本文描述涉及在存储器装置处将数据组织成对应于矩阵的系统、设备和方法。在处理资源对数据执行指令之前，所述数据可由耦合到存储器单元阵列的电路组织。因此，可以在存储器装置上而不是在外部处理器上进行数据组织。耦合到所述存储器单元阵列的控制器可引导所述电路以矩阵配置组织所述数据以准备所述数据供所述处理资源处理。所述电路可以是或包含基于来自与所述处理资源相关联的主机的命令来组织所述数据的列解码电路。例如，可以选择在预取操作中读取的数据以对应于矩阵配置的行或列。

技术领域

本公开一般来说涉及半导体存储器和方法，且更具体来说涉及用于在存储器装置中组织预取数据的设备和方法。

背景技术

存储器装置通常作为计算机或其它电子系统中的内部半导体集成电路提供。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可能需要电力来维护其数据(例如，主机数据、错误数据等)，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)和晶闸管随机存取存储器(TRAM)等。非易失性存储器可通过在未供电时保留所存储的数据来提供持久数据，且可包含NAND闪存、NOR闪存及可变电阻存储器(例如相变随机存取存储器(PCRAM)、电阻随机存取存储器(RRAM)及磁阻随机存取存储器(MRAM)，如自旋转移力矩随机存取存储器(STT RAM),等)。

电子系统常常包含若干处理资源(例如，一或多个处理器)，所述处理资源可以检索和执行指令并将所执行指令的结果存储到适当位置。处理器可以包含若干功能单元，如算术逻辑单元(ALU)电路、浮点单元(FPU)电路和组合逻辑块，例如，所述功能单元可以用于通过对数据(例如，一或多个操作数)执行如AND、OR、NOT、NAND、NOR和XOR的逻辑运算以及反(例如，反演)逻辑运算来执行指令。例如，功能单元电路可以用于通过若干运算对操作数执行算术运算，如加、减、乘和除。不具有用于排序信息的逻辑的存储器装置可有助于增加等待时间，或可不改善与此类算术或矩阵运算相关联的等待时间问题。

发明内容

在一方面，本申请提供了一种设备，其包括：存储器单元阵列；以及控制器，其耦合到所述存储器单元阵列，其中所述控制器被配置成引导电路以：将数据从所述存储器单元阵列传送到数个感测放大器；通过选择所述数据的一部分从所述数个感测放大器传送到所述设备的输入/输出(I/O)组件来将所述数据组织成对应于矩阵配置的一部分；以及模式寄存器，其耦合到所述控制器且由所述控制器引导以被设置在对应于所述矩阵配置的大小的特定设置中。

在另一方面，本申请提供了一种设备，其包括：存储器单元阵列；模式寄存器，其由控制器引导以被设置在对应于矩阵集的大小的特定设置中；以及控制器，其耦合到所述模式寄存器及所述存储器单元阵列且被配置成引导电路以将数据从所述存储器单元阵列传送到数个感测放大器且通过选择所述数据的数个部分以从所述数个感测放大器传送到输入/输出(I/O)组件来将所述数据组织成对应于所述矩阵集，其中所述矩阵集包括：第一大小的第一子矩阵；以及第二大小的第二子矩阵。

在又一方面，本申请提供了一种设备，其包括：存储器单元阵列；控制器，其耦合到所述存储器单元阵列，其中所述控制器引导电路以：通过选择数据的数个部分以从输入/输出(I/O)组件传送到数个感测放大器来将对应于矩阵配置的所述数据变换为线性配置；以及模式寄存器，其由所述控制器引导以被设置在对应于所述矩阵配置的大小的特定设置中。

在又一方面，本申请提供了一种方法，其包括：将数据从存储器阵列传送到数个感测放大器；通过选择所述感测放大器中的所述数据的一部分来将所述数据组织成对应于与模式寄存器的特定设置相对应的矩阵配置；以及将所述选择的数据发送到耦合到所述数个感测放大器的输入/输出(I/O)组件。