[发明专利]肖特基势垒薄膜晶体管及其制造方法

权利要求书

1.一种肖特基势垒薄膜晶体管SBTFT，所述SBTFT包括栅极触点(110)、栅极绝缘体层(120)、肖特基源极触点(150)以及与所述源极触点(150)接触的传导氧化物漏极触点(140)。

2.根据权利要求1所述的SBTFT，其中所述栅极绝缘体层(120)被布置为使所述栅极(110)与所述源极触点(150)和/或所述漏极触点(140)绝缘。

3.根据任一前述权利要求所述的SBTFT，其中所述漏极触点(140)包括透明传导氧化物漏极触点(140)。

4.根据权利要求3所述的SBTFT，其中所述漏极触点(140)包含铟锡氧化物ITO(也称为锡掺杂的氧化铟)、铟锌氧化物IZO(也称为铟掺杂的氧化锌)、铝锌氧化物AZO(也称为铝掺杂的氧化锌)、镓锌氧化物GZO(也称为镓掺杂的氧化锌)、CdSnO₄、CuAlO₂、铟掺杂的氧化镉、锡酸钡、钒酸锶、钒酸钙和/或它们的混合物和/或由以上项形成。

5.根据任一前述权利要求所述的SBTFT，其中在使用中，所述肖特基源极触点(150)的有效势垒高度基本上独立于所述SBTFT的漏极电压V_D。

6.根据任一前述权利要求所述的SBTFT，其中所述肖特基源极触点包含具有至少4.5eV、优选地至少5eV的功函数的材料和/或由其形成，所述材料例如金属、合金、非金属。

7.根据权利要求6所述的SBTFT，其中所述肖特基源极触点包含铂和/或由其形成。

8.根据任一前述权利要求所述的SBTFT，其中在零偏置下所述漏极触点的导带最小值的最大电势在所述肖特基源极触点与所述漏极触点之间的界面的10nm内、优选地在5nm内、更优选地在3nm内。

9.根据权利要求8所述的SBTFT，其中所述漏极触点的厚度H足够小，使得在零偏置下所述漏极触点的所述导带最小值的所述最大电势在所述肖特基源极触点与所述漏极触点之间的界面的10nm内、优选地在5nm内、更优选地在3nm内。

10.根据任一前述权利要求所述的SBTFT，其中所述漏极触点的厚度H在5nm至50nm的范围内、优选地在10nm至40nm的范围内、更优选地在15nm至30nm的范围内，例如20nm或25nm。

11.根据任一前述权利要求所述的SBTFT，其中所述SBTFT具有至少500的固有增益。

12.根据任一前述权利要求所述的SBTFT，其中所述SBTFT具有至多50,000的固有增益。

13.一种反相器、一种逻辑门、一种集成电路、一种模拟电路、一种用于例如液晶显示器LCD或有机发光二极管显示器OLED的显示器的像素或者一种例如LCD或OLED的显示器，所述反相器、所述逻辑门、所述集成电路、所述模拟电路、用于所述显示器的所述像素或者所述显示器包括根据权利要求1至12中任一项所述的肖特基势垒薄膜晶体管SBTFT。

14.用于例如所述LCD或所述OLED的所述显示器的所述像素，所述像素的开口率按所述像素的面积计为至少65％、优选地至少67.5％、更优选地至少70％、最优选地至少72.5％，例如约75％。

15.一种提供根据权利要求1至12中任一项所述的肖特基势垒薄膜晶体管SBTFT的方法的方法，所述方法包括：

将所述肖特基源极触点沉积在所述传导氧化物漏极触点上。