[发明专利]使用行程长度编码算法的映射表压缩

说明书

公开了设备和方法，其包含：使用存储器控制器，使用行程长度编码(RLE)算法针对物理地址产生已编码物理地址以减小所述已编码物理地址的长度；及将所述已编码物理地址作为逻辑到物理(L2P)表的映射条目存储在所述存储器控制器的高速缓存随机存取存储器中。

优先权申请

本申请要求2018年12月14日提交的第16/220,608号美国申请的优先权，所述美国申请以全文引用的方式并入本文中。

背景技术

存储器装置是为主机系统(例如，计算机或其它电子装置)提供数据的电子存储装置的半导体电路。存储器装置可以是易失性或非易失性的。易失性存储器需要功率来维护数据，并且包含例如随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)之类的装置。非易失性存储器可在未供电时保留所存储的数据，且包含例如快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、电阻可变存储器等装置，所述电阻可变存储器例如为相变随机存取存储器(PCRAM)、电阻随机存取存储器(RRAM)或磁阻随机存取存储器(MRAM)等。

主机系统通常包含主机处理器、支持主机处理器的第一数量的主存储器(例如，通常为易失性存储器，例如DRAM)，以及一或多个存储系统(例如，通常为非易失性存储器，例如快闪存储器)，所述一或多个存储系统作为主存储器的补充或与主存储器分离而提供用以保留数据的额外存储装置。

例如固态驱动器(SSD)的存储系统可包含存储器控制器和一或多个存储器装置，包含数个裸片或逻辑单元(LUN)。在某些实例中，每一裸片可包含数个存储器阵列和其上的外围电路系统，例如裸片逻辑或裸片处理器。存储器控制器可包含接口电路系统，其经配置以经由通信接口(例如，双向并行或串行通信接口)与主机装置(例如，主机处理器或接口电路系统)通信。存储器控制器可与存储器操作或指令相关联地从主机系统接收命令或操作，例如在存储器装置与主机装置之间传送数据(例如，用户数据和相关联的完整性数据，例如错误数据或地址数据等)的读取或写入操作，从存储器装置擦除数据的擦除操作，执行驱动器管理操作(例如，数据迁移、垃圾收集、块注销)等。

附图说明

在不一定按比例绘制的图式中，相似标号在不同视图中可描述类似组件。具有不同字母后缀的相似标号可表示类似组件的不同情况。图式借助于实例而非限制性地大体说明本文件中所论述的各种实施例。

图1说明用于逻辑到物理(L2P)映射表压缩的快闪转换层(FTL)的实例框图。

图2说明压缩L2P映射表条目的实例方法。

图3说明用于L2P映射表压缩的先进先出(FIFO)FTL处理的实例流程图。

图4A到4B说明对L2P映射表条目进行打包和拆包的实例方法。

图4C说明L2P映射表中的压缩条目的实例。

图5说明包含主机装置和存储系统的实例主机系统。

图6说明3D NAND架构半导体存储器阵列的实例示意图。

图7说明存储器模块的实例框图。

图8说明信息处理系统的实例框图。

具体实施方式