[发明专利]使用四栅极非易失性存储器单元阵列的神经网络分类器

说明书

本发明涉及一种具有突触的神经网络设备，该突触具有存储器单元，每个存储器单元具有位于沟道区的第一部分上方的浮栅和位于沟道区的第二部分上方的第一栅极以及位于浮栅上方的第二栅极和位于源极区上方的第三栅极。第一线各自电连接存储器单元行中的一行中的第一栅极，第二线各自电连接存储器单元行中的一行中的第二栅极，第三线各自电连接存储器单元行中的一行中的第三栅极，第四线各自电连接存储器单元行中的一行中的源极区，并且第五线各自电连接存储器单元列中的一列中的漏极区。突触接收第一多个输入作为第一线、第二线或第三线上的电压，并且提供第一多个输出作为第五线上的电流。

相关专利申请

本申请要求2019年4月11日提交的美国申请第16/382,034号的权益，该美国申请要求2019年1月29日提交的美国临时申请第62/798,417号的优先权。

技术领域

本发明涉及神经网络。

背景技术

人工神经网络模拟生物神经网络(动物的中枢神经系统，特别是大脑)，这些人工神经网络用于估计或近似可取决于大量输入并且通常已知的功能。人工神经网络通常包括互相交换消息的互连“神经元”层。图1示出了人工神经网络，其中圆圈表示输入或神经元的层。连接部(称为突触)用箭头表示，并且具有可以根据经验进行调整的数值权重。这使得神经网络适应于输入并且能够学习。通常，神经网络包括多个输入的层。通常存在神经元的一个或多个中间层，以及提供神经网络的输出的神经元的输出层。处于每一级别的神经元分别地或共同地根据从突触所接收的数据作出决定。

在开发用于高性能信息处理的人工神经网络方面的主要挑战中的一个挑战是缺乏足够的硬件技术。实际上，实际神经网络依赖于大量的突触，从而实现神经元之间的高连通性，即非常高的计算并行性。原则上，此类复杂性可通过数字超级计算机或专用图形处理单元集群来实现。然而，相比于生物网络，这些方法除了高成本之外，能量效率也很普通，生物网络主要由于其执行低精度的模拟计算而消耗更少的能量。CMOS模拟电路已被用于人工神经网络，但由于给定大量的神经元和突触，大多数CMOS实现的突触都过于庞大。

发明内容

上述问题和需求由神经网络设备解决，该神经网络设备包括第一多个突触，所述第一多个突触被配置为接收第一多个输入并从其生成第一多个输出。第一多个突触包括多个存储器单元，其中存储器单元中的每个存储器单元包括：形成于半导体衬底中的间隔开的源极区和漏极区，其中沟道区在该源极区和该漏极区之间延伸；设置在沟道区的第一部分上方并且与第一部分绝缘的浮栅；设置在沟道区的第二部分上方并且与第二部分绝缘的第一栅极；设置在浮栅上方并且与浮栅绝缘的第二栅极；以及设置在源极区上方并且与源极区绝缘的第三栅极。多个存储器单元中的每个存储器单元被配置为存储与浮栅上的多个电子相对应的权重值。所述多个存储器单元被配置为基于所述第一多个输入和所存储的权重值来生成所述第一多个输出。所述第一多个突触的所述存储器单元被布置成行和列。第一多个突触包括：多条第一线，每条第一线将存储器单元的行中的一行中的第一栅极电连接在一起；多条第二线，每条第二线将存储器单元的行中的一行中的第二栅极电连接在一起；多条第三线，每条第三线将存储器单元的行中的一行中的第三栅极电连接在一起；多条第四线，每条第四线将存储器单元的行中的一行中的源极区电连接在一起；以及多条第五线，每条第五线将存储器单元的列中的一列中的漏极区电连接在一起。第一多个突触被配置为接收第一多个输入作为多条第二线或多条第三线或多条第四线上的电压，并且提供第一多个输出作为多条第五线上的电流。