[发明专利]加速方法、装置和片上系统

说明书

提供了一种加速方法、装置和片上系统。该加速方法包括：加速器从控制器接收第N层的第N个参数信息，其中，深度神经网络的M个层对应于该加速器中的M个专用集成电路，其中，M和N为正整数，M≥2，1≤N≤M；根据第N个参数信息执行第N层的计算；以及向该控制器发送第N层的第N个计算结果信息，该第N个计算结果信息指示第N层的计算完成，该计算结果信息包括第N层的计算结果。然后可以实现硬件加速器的ASIC实现的完全灵活性，可以支持任何一种基于DNN的算法，提高加速器的通用性。

技术领域

本申请涉及深度神经网络的加速的技术领域，尤其涉及一种加速方法、装置和片上系统(system on chip，SoC)。

背景技术

随着人工智能(artificial intelligence，AI)的发展，AI中的一些计算可以通过设置在片上系统(system on chip，SoC)上的各种组件来完成，例如，AI中的一些计算可以通过使用AI加速器来加速。

目前，深度神经网络(deep neural network，DNN)在AI加速器上运行，最流行的DNN是卷积神经网络(Convolution neural network，CNN)。CNN是一系列层，其在深度学习算法(deep learning algorithm)中堆叠以形成任务图形。随着用于自动驾驶的深度学习算法的出现，CNN通过向网络添加更多层以提高准确性而变得越来越深层。每一层都是一组数学运算，其将一个三维输入数据转换为另一个三维输入数据。每层的特征都由一组超参数定义，这些超参数通常作为可编程寄存器存储在硬件(hardware，HW)中。

专用集成电路(Alication specific integrated circuit，ASIC)在设计早期需要完整的深度学习算法知识，这限制了开发后期(或流片后)算法变更的灵活性。现场可编程门阵列(Field-programmable gate array，FPGA)/图形处理单元(graphics processingunit，GPU)灵活但耗电，只能用于训练，不能用于大规模部署。

提供该背景信息以揭示申请人认为可能与本申请相关的信息。无须承认，也不应解释为，任何前述信息构成针对本申请的现有技术。

发明内容

鉴于上述内容，为了克服上述问题，本申请提供了一种加速方法、装置和片上系统。

前述和其他目的通过独立权利要求的主题实现。从从属权利要求、说明书和附图，进一步的实施形式是显而易见的。

本申请的第一方面涉及一种加速方法，所述方法包括：运行深度神经网络的加速器从控制器接收第N层的第N个参数信息，其中，所述深度神经网络的M个层对应于所述加速器中的M个专用集成电路，其中，M和N为正整数，M≥2，1≤N≤M；所述加速器根据所述第N个参数信息执行所述第N层的计算；所述加速器向所述控制器发送所述第N层的第N个计算结果，所述第N个计算结果信息指示所述第N层的计算完成，其中，所述计算结果信息包括所述第N层的计算结果。

本申请的第二方面涉及一种加速方法，所述方法包括：控制器为深度神经网络中的第N层生成第N个参数信息；所述控制器向运行所述深度神经网络的加速器发送所述第N个参数信息，其中，所述深度神经网络的M个层对应于所述加速器中的M个专用集成电路，其中，M和N为正整数，M≥2，1≤N≤M；所述控制器从所述加速器接收所述第N层的第N个计算结果信息，所述第N个计算结果信息指示所述第N层的计算完成，其中，所述计算结果信息包括所述第N层的计算结果。