[发明专利]用于集成二极管场效应晶体管半导体器件的系统和方法

权利要求书

1.一种碳化硅(SiC)半导体器件(10C)，包括：

限定在具有第一导电类型的第一外延(epi)层(102)中的CB层，其中，所述CB层包括具有第二导电类型的多个CB区；

设置在所述CB层上、具有所述第一导电类型的器件epi层(16)，其中，所述器件epi层包括具有所述第二导电类型的多个区(28，58)；

设置在所述器件epi层上的欧姆触点(40)，其中，所述SiC半导体器件的场效应晶体管(FET)(12)包括所述欧姆触点；以及

设置在所述器件epi层上的整流触点(54)，其中，所述SiC半导体器件的二极管(56)包括所述整流触点，其中，所述二极管和所述FET集成在所述SiC半导体器件中。

2.如权利要求1所述的SiC半导体器件，其中，所述整流触点(54)包括肖特基触点。

3.如权利要求1所述的SiC半导体器件，其中，所述欧姆触点(40)包括源极触点。

4.如权利要求1所述的SiC半导体器件，其中，所述SiC半导体器件的单元节距在5微米(μm)至10μm之间。

5.如权利要求1所述的SiC半导体器件，其中，具有所述第二导电类型的所述多个区(28，58)包括多个结势垒肖特基(JBS)区(58)。

6.如权利要求5所述的SiC半导体器件，其中，所述整流触点(54)设置在所述多个JBS区(58)中的某个JBS区上。

7.如权利要求1所述的SiC半导体器件，其中，所述FET(12)包括金属氧化物半导体场效应晶体管(MOSFET)、结型场效应晶体管(JFET)、金属半导体场效应晶体管(MESFET)或其组合。

8.如权利要求1所述的SiC半导体器件，其中，所述二极管(56)包括肖特基势垒二极管、结势垒肖特基(JBS)二极管、合并Pin肖特基(MPS)二极管或其组合。

9.如权利要求1所述的SiC半导体器件，其中，所述SiC半导体器件(10C)包括介于3.3千伏(kV)至6.5kV之间的击穿电压。

10.如权利要求1所述的SiC半导体器件，其中，所述FET的区域(25)与所述二极管的区域(55)之比为1:1。

11.如权利要求1所述的SiC半导体器件，其中，所述第一epi层(20A)形成在衬底层(24)上。

12.一种制造碳化硅(SiC)半导体器件(10C)的方法，所述方法包括：

在底层上形成(302)具有第一导电类型的第一外延(epi)层(20A，20B，20C)，其中，所述底层由宽带隙材料形成；

将具有第二导电类型的第一多个CB区(104)注入(304)到所述第一epi层中，以产生CB层(102A，102B，102C)；

在所述CB层上形成(308)具有所述第一导电类型的器件epi层(20Z)，其中，所述器件epi层包括具有所述第二导电类型的多个区(28，58)；以及

在所述器件epi层上形成(310)欧姆触点(40)，其中，所述SiC半导体器件的场效应晶体管(FET)(12)包括所述欧姆触点；以及

在所述器件epi层上形成(310)整流触点(54)，其中，所述SiC半导体器件的二极管(56)包括所述整流触点，其中，所述二极管和所述FET集成在所述SiC半导体器件中。

13.如权利要求12所述的方法，包括：注入具有所述第二导电类型的CB总线区(105)以使其在所述CB层(102A，102B，102C)的所述第一多个CB区(104)中的某个CB区与所述第二导电类型的所述多个区(28，58)中的至少一个区之间延伸并电耦接两者。