[发明专利]实现互连冗余的嵌入式快闪存储器体系结构

说明书

本公开涉及一种存储器体系结构，包括多个存储单元子阵列、多个连接到所述子阵列的读出放大器；多个原始焊盘；至少一个冗余焊盘；多条数据线；和连接到所述多个原始焊盘、所述多个冗余焊盘和所述数据线的冗余寄存器，当发现寻址的原始焊盘有缺陷时，所述冗余寄存器实现互连冗余并且将所述冗余焊盘的中一个连接到所述数据线。本公开还涉及包括存储器体系结构的片上系统SoC组件和包含在所述存储器体系结构中的互连冗余管理块。还描述了一种用于管理所述存储器体系结构和/或SoC的互连冗余的方法。

技术领域

本公开涉及一种快闪存储器体系结构，尤其涉及一种实现互连冗余的快闪存储器体系结构。

背景技术

非易失性存储器可以通过在不加电时保留存储的数据来提供持久数据，并且可以包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)以及可变电阻存储器，诸如相变随机存取存储器(PCRAM)、自选择基于硫族化物的存储器、电阻式随机存取存储器(RRAM)以及3DXPoint存储器(3DXP)及磁阻式随机存取存储器(MRAM)等等。

更具体地，快闪存储器是一种非易失性存储器，其保留存储的数据并且其特点是访问时间非常快。此外，它可以分块擦除，而不是一次擦除一个字节。每个可擦除存储器块包括以行和列的矩阵排列的多个非易失性存储单元。每个单元耦合到存取线和/或多条数据线。通过操纵存取线和数据线上的电压来对单元进行编程和擦除。

非易失性快闪存储器是当今现代电子系统的基本构建块之一，特别是实时操作系统(RTOS)。非易失性快闪存储器的操作由包含嵌入式固件的控制器管理，此类控制器执行所需的写入/读取/擦除操作。

存储单元容易出现缺陷，即在非常主动的光刻节点中。冗余用于绕过有缺陷的单元并修复在测试阶段发生故障或在现场显示故障的存储器体系结构，以实现所谓的即时冗余。缺陷的根本原因可能是不同的，即耗尽的电池、电池中有缺陷的氧化物、与物理电池连接中的缺陷，例如由于过孔破损、短路端杯、氧化物缺陷等。

在NOR存储设备中，冗余通常是按列进行的。具体而言，冗余通过将包括有缺陷的一个单元或多个单元的物理列改变为另一个没有缺陷的物理列来修复局部缺陷，冗余列通常位于存储器阵列的边界区域。

冗余的实现可以通过对有缺陷的列地址和冗余列的目标新地址进行链接来完成，这样，当对有缺陷的列进行寻址时，存储设备将使冗余能够存储/读取没有缺陷的不同冗余列中的内容。

目前，被称为片上系统(SoC)的复杂半导体结构技术在系统中集成了至少一个嵌入式非易失性存储器。然而，以目前的技术，嵌入式存储器正在成为SoC中的大宏指令，并且增加尺寸(例如超过128Mbit)是无效的。换言之，如今嵌入式存储器显示了最小不可集成密度。

换言之，当光刻节点低于技术限量(例如低于28nm)时，SoC中的嵌入式存储器越来越难以管理。

嵌入式存储器与SoC其他部分之间的连接也会引发与存储器焊盘与系统之间的接触相关的缺陷问题。

因此，无论应用于快闪存储器体系结构的冗余策略是什么，作为SoC内快闪存储器(也称为嵌入式快闪存储器替换)的大型连接设备都可能因互连性而存在缺陷。

互连焊盘缺陷的存在可完全危及包括快闪存储器的SoC的运行，从而浪费大量资金，因为SoC、嵌入式快闪存储器和封装将被丢弃，相应的硅成本被完全浪费。

因此，需要为与嵌入式快闪存储器和SoC的互连焊盘相关的缺陷提供解决方案，从而允许修复已经堆叠的设备并提高此类系统的制造工艺的良率。

附图说明

图1A示出了包括读出放大器和边界单元的快闪存储器子阵列的框图；

图1B示出了图1A的快闪存储器子阵列细节的放大图；