[发明专利]具有安全测试模式入口的存储器装置

说明书

本公开涉及一种存储器装置，其包括：存储器单元阵列，以及访问管理架构，提供对所述存储器单元阵列的测试模式的安全访问，所述访问管理架构包括：寄存器组，包括识别所述存储器装置的数据；计算内部签名的加密算法，所述内部签名具有确保数据新鲜度的机制；非易失性存储区，存储用于由所述加密算法来计算所述内部签名的特定数据；以及比较块，用于将所述计算的内部签名与用户提供的签名进行比较以生成允许访问所述存储器单元阵列的测试模式的允许信号。本公开还涉及包括存储器装置的片上系统(SoC)组件以及用于管理对存储器阵列的访问进入测试模式的方法。

技术领域

本发明涉及存储器装置，尤其涉及一种具有安全测试模式入口的存储器装置。

背景技术

在制造测试过程期间以及在包括闪存阵列的组件的工作期间，若干应用将需要在测试模式下访问此类闪存阵列。

通常，闪存阵列的测试模式可以含有只有组件供应商愿意使用的保留操作。

期望解决测试模式访问绑定问题，从而为存储器装置提供微调级别访问算法，这对于控制每个用户进入测试模式的允许操作集，因此处理不同的特权级别和不同的可访问测试模式可以是非常有用的。

附图说明

图1A示出了根据本公开一个实施例的配备有访问管理架构的闪存阵列的框图。

图1B示出了根据本公开一个实施例的图1A的闪存阵列的访问管理架构的框图。

图1C示出了根据本公开另一个实施例的图1A的闪存阵列的访问管理架构的框图。

图2A示出了根据本公开一个替代实施例的配备有访问管理架构的闪存阵列的框图。

图2B示出了根据本公开一个替代实施例的图2A的闪存阵列的访问管理架构的框图。

图2C示出了根据本公开另一个替代实施例的图2A的闪存阵列的访问管理架构的框图。

具体实施方式

参考这些附图，本文将公开包括存储器单元阵列的存储器装置，特别是配备有存取管理架构的闪存阵列。

如下面将详细描述的，根据众所周知的JTAG协议，该协议采用额外的寄存器来补充和扩展组件功能，即在IEEE1532标准的情况下，闪存阵列可以实现额外的硬件和算法，以确保只有拥有正确权限的正确用户才能访问特定的测试模式和/或内部更新，特别是通过所谓的闪存阵列微序列器(Flash Array Micro Sequencer)固件更新。

更具体地，提出的配备有使用加密算法的访问管理架构的闪存阵列目的是正确地允许不同的测试模式仅对授权访问实现。

选择加密原语是解决在测试模式下，即在工厂保留的测试模式下，授权访问闪存阵列的一个很好的选择。

一种实例存储器装置包括：

-存储器单元阵列；以及

-访问管理架构，提供对所述存储器单元阵列的测试模式的安全访问，

所述访问管理架构包括：

-寄存器组，包括识别所述存储器装置的数据；

-计算内部签名的加密算法，所述内部签名具有确保数据新鲜度的机制；

-非易失性存储区，存储用于由所述加密算法来计算所述内部签名的特定数据；

比较块，用于将所述计算的内部签名与用户提供的签名进行比较以生成允许访问所述存储器单元阵列的测试模式的允许信号。

在一个实施列中，所述加密算法可以使用安全HASH函数或者MAC函数。