[发明专利]用于操作加速器电路的指令

权利要求书

1.一种系统，包括：

一存储器，用以储存一输入数据；

一加速器电路，包括一输入命令执行电路、一神经元矩阵命令执行电路、以及一输出命令执行电路；以及

一处理器，通讯地耦合至该存储器以及该加速器电路，用以：

从针对该加速器电路的一源码产生一指令流，该指令流的每一个包括一输入命令、一神经元矩阵命令、或一输出命令的至少其中之一；以及

将该指令流发送至该加速器电路，以由该输入命令执行电路、该神经元矩阵命令执行电路、以及该输出命令执行电路来执行。

2.如权利要求1所述的系统，其中该输入命令是一加载指令，包括：

一操作码，指示在硬件分割上的数据复制的一类型、一目标操作、或一数据类型的至少其中之一；

一第一操作数，表示相对应于储存在该存储器中的该输入数据的一起始点的一基数地址；

一第二操作数，表示储存一全局维度信息的一第一寄存器的一参考；

一第三操作数，表示储存一区域维度信息的一第二寄存器的一参考；以及

一第四操作数，表示指示该加速器电路的一区域存储器中的该输入数据的一目的的一地址。

3.如权利要求2所述的系统，其中在硬件分割上的数据复制的该类型包括在该加速器电路的一硬件分割中复制所有单元中的一第一数据值、在该加速器电路的一第二硬件分割中将一第一硬件分割中的一单元中的一第二数据值复制至一相对应单元、或未复制，

其中该目标操作是一卷积或一点乘积的其中之一，以及

其中该数据类型是未签署位、签署位、一半精确浮点、一浮点、或一整数的其中之一。

4.如权利要求2所述的系统，其中该全局维度信息包括该输入数据的一宽度以及一面积，以及其中该区域维度信息包括该输入数据的一部分的一宽度、一高度、以及一深度。

5.如权利要求2所述的系统，其中该区域存储器包括多个区域存储库，以及其中该目的包括该多个区域存储库的其中之一的一标识符。

6.如权利要求1所述的系统，其中该输出命令包括：

一操作码，指示一数据储存操作；

一第一操作数，表示指示该加速器电路的一区域存储器中的该输出数据的一源的一地址；

一第二操作数，表示对储存一全局维度信息的一第一寄存器的一参考；

一第三操作数，表示对储存一区域维度信息的一第二寄存器的一参考；以及

一第四操作数，表示相对应于储存在该存储器中的该输出数据的一起始点的一基数地址。

7.如权利要求6所述的系统，其中该全局维度信息包括该输入数据的一宽度以及一面积，其中该区域维度信息包括该输入数据的一部分的一宽度、一高度、以及一深度。

8.如权利要求6所述的系统，其中该区域存储器包括多个区域存储库，且其中该源包括该多个区域存储库的其中之一的一标识符。

9.如权利要求1所述的系统，其中该神经元矩阵命令包括：

一操作码，指示一计算、操作数的一个或多个维度、一激励函数、或一目标操作的至少其中之一；

表示该计算的一第一数据源的一第一操作数、表示该计算的一第二数据源的一第二操作数、或表示该计算的一第三数据源的一第三操作数的至少其中之一；

一第四操作数，表示该计算的一结果的一目的；以及

一第五操作数，表示对储存一区域维度信息的一第一寄存器的一参考。

10.如权利要求9所述的系统，其中该神经元矩阵命令的该计算包括一乘法运算以及加法(MADD)、一线性整流函数(ReLU)或一约化最大张量的其中之一，其中该神经元矩阵命令的操作数的该一个或多个维度包括一张量以及一向量，其中该神经元矩阵命令的该激励函数包括不启动、一ReLU函数、一双曲正切函数、或一S型函数的其中之一，以及其中该神经元矩阵命令的该目标操作是一卷积或一点乘积的其中之一。