[发明专利]有效避免行高速缓存器未命中

说明书

描述了一种系统，其包含行高速缓存器；存储器装置；以及处理装置，其执行固件以检测所接收事件位于事件列表中，其中存储于所述事件列表中的事件与关键函数相关联，所述关键函数每阈值天数发生不超过一次且在15微秒与预定数目的数百毫秒之间之后超时。所述固件进一步用以启用对所述行高速缓存器的存取，且执行出自所述行高速缓存器的始终加载区域的与所述所接收事件相关联的关键函数。

技术领域

本公开的实施例大体上涉及存储器子系统，且更确切地说，涉及有效避免行高速缓存器未命中。

背景技术

存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可以是例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可以利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。

附图说明

根据下文给出的实施方式且根据本公开的各种实施例的附图将更加充分地理解本公开。

图1A示出根据本公开的实施例的包含存储器子系统的实例计算系统。

图1B示出根据实施例的包含存储器子系统以及行高速缓存器的更详细计算系统。

图2为示出根据实施例的各种存储器装置的存储器路径中的多个高速缓存器的使用的框图。

图3A为根据一些实施例的其中可发生跨时钟域的硬件的逻辑图。

图3B为图3A的逻辑图，其包含根据各种实施例的网络和数据路径延迟项。

图4为示出图3A至3B的时钟信号的时序的图式，其示出根据实施例的时钟域问题。

图5A至5B为根据各种实施例的用于执行有效避免行高速缓存器未命中的实例方法的流程图。

图6A为根据实施例的行高速缓存器的高速缓存器开启区域和其它高速缓存器关闭区域的框图。

图6B为根据实施例的图6A的行高速缓存器的框图，其中高速缓存器开启区域始终开启或始终加载有关键函数。

图7为根据实施例的关于行高速缓存器的手动函数交换引擎的功能性的框图。

图8为本公开的实施例可在其中操作的实例计算机系统的框图。

具体实施方式

本公开的各方面涉及有效避免存储器子系统中的行高速缓存器未命中。存储器子系统可以是存储装置、存储器模块或存储装置和存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。大体来说，主机系统可利用包含存储数据的一或多个存储器装置的存储器子系统。主机系统可提供待存储于存储器子系统处的数据，且可请求从存储器子系统检索数据。

存储器子系统可包含可存储来自主机系统的数据的多个存储器装置或存储器装置。行高速缓存器被设计成加快数据提取效率，其可具有提高主机系统(例如，主机处理器)的执行效率的效果。在启用行高速缓存器的情况下，主机系统(例如，主机处理器)的数据获取可命中行高速缓存器，且因此不需要从存储器组件或存储器装置存取数据，这将花费相当多的时间。但是，由主机系统进行的数据提取还可能未命中行高速缓存器，这导致行高速缓存器的行高速缓存器引擎需要从主机系统的存储器装置中提取突发中的数据。一旦提取，那么可随后将此数据保存在行高速缓存器中直到逐出为止。

行高速缓存器处的未命中对主机系统具有至少两个影响。首先，行高速缓存器处的未命中使行高速缓存器从存储器装置提取数据，这花费时间，如所提及。此外，行高速缓存器处的未命中可引入行高速缓存器硬件问题，这可导致主机系统在一些情况下崩溃。在此类行高速缓存器硬件问题的至少一个例子中，(存储器子系统的)缓冲管理器与主机系统之间的跨时钟域(CDC)可使应被拉动到行高速缓存器中的指令(或函数代码)例如不同步到达，且因此晚到。因此，主机系统可能读取错误信息或跳转到指令码中的错误位置，这可造成在一些情形下使主机系统崩溃且必须重启的错误。