[发明专利]一种NAND存储器及其制作方法

说明书

本发明涉及一种NAND存储器及其制作方法，包括：在衬底上方形成第一半导体层；对第一半导体层进行选定区域掺杂，以形成掺杂区和位于掺杂区周边的非掺杂区；在完成选定区域掺杂的第一半导体层上，形成堆栈结构，堆栈结构包括上下多层交替层叠设置的牺牲层和第二绝缘层；形成穿过堆栈结构、第一半导体层的非掺杂区直达衬底的沟道结构，沟道结构包括第二半导体层和存储功能层；形成穿过堆栈结构的栅线缝隙；通过栅线缝隙去掉第一半导体层中的非掺杂区，以得到位于沟道结构之间的掺杂半导体柱体及空隙区；以及，在空隙区中生长出外延层，从而，在沟道结构受到侵蚀时，位于堆栈结构下方的掺杂半导体柱体能够提供辅助支撑，进而确保堆栈结构的稳固。

【技术领域】

本发明涉及存储器技术领域，具体涉及一种NAND存储器及其制作方法。

【背景技术】

随着技术的发展，半导体工业不断寻找新的生产方式，以使得存储器装置中的每一存储器裸片具有更多数量的存储器单元。其中，3D NAND(三维与非门)存储器由于其存储密度高、成本低等优点，已成为目前较为前沿、且极具发展潜力的三维存储器技术。

有一种3D NAND存储器包括衬底、依次设置于衬底上的外延层和堆栈结构、以及设置于堆栈结构中且通过外延层直至衬底的沟道结构，沟道结构包括在沟道孔内壁上依次设置的存储功能层和由半导体膜层所形成的沟道。

但是，为了实现沟道与共源极通道之间的电连接，会在沟道结构侧边横向生长外延层前，对沟道结构外侧面的存储功能层进行湿法刻蚀，以暴露出里层的沟道，并且，在对沟道结构外侧面进行湿法刻蚀的过程中将会无法避免地对沟道结构底部的半导体层造成侵蚀，而过量的侵蚀又会导致沟道结构不稳固，进而影响沟道结构对空隙区域上堆栈结构的支撑效果，从而易出现堆栈结构中的膜层局部坍塌或整个剥离脱落的问题。

【发明内容】

本发明的目的在于提供一种NAND存储器及其制作方法，以在沟道结构受到侵蚀时，能够确保堆栈结构的稳固，进而避免出现堆栈结构中膜层局部坍塌或整个剥离脱落的问题。

为了解决上述问题，本发明提供了一种NAND存储器的制作方法，该NAND存储器的制作方法包括：在衬底上方形成第一半导体层；对第一半导体层进行选定区域掺杂，以形成掺杂区和位于掺杂区周边的非掺杂区；在完成选定区域掺杂的第一半导体层上，形成堆栈结构，堆栈结构包括上下多层交替层叠设置的牺牲层和第二绝缘层；形成穿过堆栈结构、第一半导体层的非掺杂区直达衬底的沟道结构，沟道结构包括第二半导体层和存储功能层；形成穿过堆栈结构的栅线缝隙；通过栅线缝隙去掉第一半导体层中的非掺杂区，以得到位于沟道结构之间的掺杂半导体柱体及空隙区；以及，在空隙区中生长出外延层。

其中，还包括：通过栅线缝隙将堆栈结构中的牺牲层置换成栅极层。

其中，还包括：在栅线缝隙中填充间隔层、半导体材料和/或金属材料，形成共源极结构。

其中，形成穿过堆栈结构、第一半导体层的非掺杂区直达衬底的沟道结构，具体包括：形成沟道孔，沟道孔由上至下穿过堆栈结构、第一半导体层的非掺杂区直达衬底；在沟道孔内壁上依次形成存储功能层和第二半导体层，以得到沟道结构。

其中，对第一半导体层进行选定区域掺杂，具体包括：对第一半导体层进行选定区域碳和/或锗掺杂。

其中，在空隙区中生长出外延层，具体包括：经过空隙区对存储功能层进行刻蚀，以暴露出第二半导体层；在暴露出的第二半导体层上生长外延层，外延层填充空隙区。

其中，在衬底上方形成第一半导体层，还包括：在衬底上形成第一绝缘层；在第一绝缘层上形成第一半导体层。

其中，通过栅线缝隙去掉第一半导体层中的非掺杂区，具体包括：通过栅线缝隙去掉非掺杂区以及非掺杂区下方的第一绝缘层，并保留掺杂区以及掺杂区下方的第一绝缘层。