[发明专利]半导体结构、三维存储器及制备方法

权利要求书

1.一种半导体结构的制备方法，其特征在于，所述制备方法包括如下步骤：

提供半导体衬底，并于所述半导体衬底所在的平面内定义相互垂直的X方向及Y方向，于垂直于所述半导体衬底所在的平面的方向上定义Z方向；

于所述半导体衬底上形成叠层结构，所述叠层结构包括若干个沿所述Z方向上堆叠的叠层材料单元，所述叠层结构包括沿所述X方向划分的存储区及连接区，且所述连接区至少包括第一连接分区及第二连接分区；

对所述叠层结构位于所述第一连接分区的部分进行预设层级数的预设刻蚀，刻蚀后所述第一连接分区剩余的所述叠层结构包括沿所述X方向依次划分的第一刻蚀区及第二刻蚀区，刻蚀所述叠层结构位于所述第一刻蚀区的部分，使所述第一刻蚀区的底面比所述第二刻蚀区的底面低至少一个层级，其中，一个层级包括一个所述叠层材料单元，同步刻蚀所述叠层结构位于所述第一刻蚀区及所述第二刻蚀区的部分，形成位于所述第一刻蚀区的第一阶梯结构及位于所述第二刻蚀区的第二阶梯结构，所述第一阶梯结构自中心向外逐步升高，所述第二阶梯结构自中心向外逐步升高，以使各台阶面构成若干个连续的不同级数的第一引出台阶，且相邻级数的所述第一引出台阶之间相差S个所述层级，S大于等于1；

所述第二连接分区包括沿所述X方向依次划分的第三刻蚀区及第四刻蚀区，刻蚀所述叠层结构位于所述第三刻蚀区的部分，使所述第三刻蚀区的底面比所述第四刻蚀区的底面低至少一个层级，同步刻蚀所述叠层结构位于所述第三刻蚀区及所述第四刻蚀区的部分，形成位于所述第三刻蚀区的第三阶梯结构及位于所述第四刻蚀区的第四阶梯结构，所述第三阶梯结构自中心向外逐步升高，所述第四阶梯结构自中心向外逐步升高，以使各台阶面构成若干个连续的不同级数的第二引出台阶，且相邻级数的所述第二引出台阶之间相差所述S个所述层级，其中，所述第二引出台阶的级数与所述第一引出台阶的级数之和等于待形成台阶的级数。

2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述连接区还包括第三连接分区至第N连接分区，N为大于三的整数，其中，对所述叠层结构位于所述第三连接分区至所述第N连接分区的部分分别进行预设层级数的预设刻蚀，得到若干个连续的不同级数的第三引出台阶至若干个连续的不同级数的第N引出台阶，且各连接分区的预设刻蚀的预设层级数不同，与所述第一连接分区的预设刻蚀的预设层级数也不同，且所述第一引出台阶至所述第N引出台阶的级数之和等于所述待形成台阶的级数。

3.根据权利要求2所述的半导体结构的制备方法，其特征在于，各组引出台阶的级数与对应连接分区的预设刻蚀的预设层级数之和等于所述待形成台阶的级数，且所述第一引出台阶的级数至所述第N引出台阶的级数均相等，且对于每一组引出台阶，在其他组引出台阶中，存在一组引出台阶中的最低级台阶与该组引出台阶中的最高级台阶相差所述S个层级，且存在另外一组引出台阶中的最高级台阶与该组引出台阶中的最低级台阶之间相差所述S个层级。

4.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成所述第一阶梯结构及所述第二阶梯结构的步骤包括：

a)于所述第一连接分区上形成具有开口的掩膜层，所述开口将所述掩膜层划分为位于所述第一刻蚀区上的第一掩膜及位于所述第二刻蚀区上的第二掩膜，且所述开口显露所述第一刻蚀区靠近所述第二刻蚀区的边缘的预设距离；

b)基于所述掩膜层对所述第一连接分区进行刻蚀，以于所述第一刻蚀区形成第一台阶，其中，刻蚀深度为M个层级，M为大于等于1的整数；

c)对所述第二掩膜进行修整，使所述第二掩膜自靠近所述第一掩膜的一侧向远离所述第一掩膜的方向回缩所述预设距离，并基于修整后的所述掩膜层对所述第一连接分区进行刻蚀，刻蚀深度为所述M个层级，以于所述第二刻蚀区形成第二台阶，且所述第一台阶下降所述M个层级；

d)对所述第一掩膜进行修整，使所述第一掩膜自靠近所述第二掩膜的一侧向远离所述第二掩膜的方向回缩所述预设距离，并基于修整后的所述掩膜层对所述第一连接分区进行刻蚀，刻蚀深度为所述M个层级，以于所述第一刻蚀区形成第三台阶，且所述第一台阶及所述第二台阶均下降所述M个层级；

e)重复步骤c)至步骤d)至少一次，使台阶级数增多。